Теьчно-технн'1егкаябиблиотекаг. м. дорский
О П И С А Н И Е 301708
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республи»
Зависимое от авт. свидетельства №
Заявлено 05.IX.1969 (лот 1358974/18-24) с присоединением заявки №
Приоритет
Опубликовано 211У.1971, Бюллетень ¹ 14
Дата опубликования описания 16Х1,1971
МПК G 06g 7/02
Комитет по делам изобретений и открытий при Совете Мииистров
СССР
УДК 681.337(088.8) Автор изобретения
ВСЕСОЮЗНАЯ
ИТКИтнО-ТЕХ Кит Е";НАя
БИБЛИОТЕКА
Я. Дорский
Заявитель
АНАЛОГОВЫЙ РЕГИСТР СДВИГА
Изобретение относится к области вычислительной и измерительной техники.
Известны аналоговые регистры сдвига, содержащие управляемые в противофазе от генератора прямоугольных импульсов тактовой частоты последовательно соединенные ячейки памяти на коммутируемых эмиттерных повторителях на составных транзисторах с запоминающими конденсаторами.
Предложенный аналоговый регистр сдвига отличается от известных тем, что в нем вход ячейки памяти подключен к базам р — и — р и и — р — n транзисторов, эмиттеры которых соединены соответственно с базами второй пары n — р — n и р — и — р транзисторов и через резисторы подключены к парафазным выходам генератора прямоугольных импульсов тактовой частоты, а эмиттеры второй пары транзисторов подсоединены к назаземленной обкладке запоминающего конденсатора и одновременно к базам транзисторов следующей ячейки памяти.
Это позволило упростить аналоговый регистр сдвига и расширить его частотный диапазон.
Схема предлагаемого аналогового регистра сдвига приведена на чертеже.
Она содержит генератор 1 прямоугольных импульсов тактовой частоты, последовательно соединенные ячейки памяти 2 на коммутируемых эмиттерных повторителях 8 на составных транзисторах 4, 5, б, 7 с запоминающими конденсаторами 8; причем вход ячейки памяти 2 подключен к базам р — и — р транзистора 4 и и — р — n транзистора 5, эмиттеры которых соединены соответственно с базами второй пары и — р — и транзистора б и р — и — р транзистора 7 и через резисторы 9 и 10 подключены к парафазным выходам генератора
10 1 прямоугольных импульсов тактовой частоты. Эмиттеры второй пары транзисторов б и 7 подсоединены к незаземленной обкладке запоминающего конденсатора 8 и одновременно к базам транзисторов следующей ячейки
15 памяти 2.
Устройство состоит из заданного числа и последовательно соединенных ячеек памяти 2, представляющих собой конденсаторные схемы кратковременного запоминания напряже20 ния, которые под воздействием управляющего сигнала, поступающего от генератора прямоугольных импульсов тактовой частоты, могут находиться в одном из двух возможных состояний: «Ввод» вЂ” перезаряд запоминающего
25 конденсатора 8 очередным мгновенным значением напряжения сигнала U(t;), поступающего на вход ячейки через эмиттерный повторитель 3, обеспечивающий требуемый тот перезаряда, и «Запоминание» вЂ” сохранение заря30 да конденсатора неизменным и передача его
301708
40 напряжения через эмиттерный повторитель на запоминающий конденсатор следующей ячейки памяти или на выход аналогового регистра сдвига.
Работа аналогового регистра сдвига основана на том, что период сдвига (такт) разбивается на два равных интервала — полутакта, и управление состоянием ячеек памяти 2 осуществляется таким образом, чтобы на каждом полутакте состояния четных и нечетных ячеек памяти были противоположны, т. е. если нечетные ячейки памяти 2 находятся в состоянии «Ввод», четные должны находиться в состоянии «Запоминание» и наоборот. При этом в аналоговом регистре сдвига происходит сдвиг входного сигнала, квантованного по времени с частотой выборки, равной тактовой частоте сдвига.
Во время первого полупериода тактовой частоты (первый полутакт) напряжение на нулевом выходе генератора 1 прямоугольных импульсов тактовой частоты положительно и равно напряжению коллектор ного питания схемы, а напряжение на его другом выходе отрицательно. Все транзисторы в ячейке памяти 2 при этом открыты и образуют симметричный эмиттерный повторитель 8 с коэффициентом передачи по напряжению, близким к единице, связывающий вход ячейки памяти
2 с запоминающим конденсатором 8. Благодаря малому выходному сопротивлению эмиттерного повторителя 8 постоянная времени перезаряда запоминающего конденсатора 8 оказывается меньше периода верхней частоты сдвигаемого сигнала, и напряжение на запоминающем конденсаторе следует за входным напряжением ячейки памяти, которая находится в состоянии «Ввод».
Во время второго полупериода тактовой частоты (второй полутакт) напряжения на выходах генератора 1 прямоугольных импульсов тактовой частоты меняют знаки, при этом эмиттерный повторитель 8 в ячейке памяти запирается, разрывая связь запоминающего конденсатора 8 со входом. В результате напряжение на запоминающем конденсаторе в течение второго полутакта остается практически неизменным, равным мгновенному значению сигнала на входе ячейки памяти 2, зафиксированному в конце первого полутакта, т. е. ячейка памяти находится в состоянии
«Запоминание». Аналогично работают все нечетные ячейки памяти аналогового регистра сдвига.
Четные ячейки памяти 2 связываются с выходами генератора прямоугольных импульсов тактовой частоты противоположным образом, и поэтому первому полутакту в них соответствует состояние: «Запоминание», а второму—
«Ввод», чем обеспечивается требуемая последовательность состояний смежных ячеек памяти 2 аналогового регистра сдвига.
Предмет изобретения
Аналоговый регистр сдвига, содержащий управляемые в противофазе от генератора прямоугольных импульсов тактовой частоты последовательно соединенные ячейки памяти: на коммутируемых эмиттерных повторителях на составных транзисторах с запоминающими конденсаторами, отличающийся тем, что, с целью упрощения устройства и расширения частотного диапазона, в нем вход ячейки памяти подключен к базам р — n — p u n—
p — и транзисторов, эмиттеры которых соединены соответственно с базами второй пары и — р — и и р — и — р транзисторов и через резисторы подключены к парафазным выходам генератора прямоугольных импульсов тактовой частоты, а эмиттеры второй пары транзисторов подсоединены к незаземленной обкладке запоминающего конденсатора и одновременно к базам транзисторов следующей ячейки памяти.
301708 ды,т и Яд
Составитель Ю. А. Козлов
Редактор Б. С. Нанкина Техред Л. Я. Левина Корректор Н. Рождественская
Заказ 1423)14 Изд. г1з G37 Тираж 473 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, К-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2
