Устройство для оптимизации режимов работы интегрирующих частотомеров
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
309364
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства ¹â€”
Заявлено 06.III.1970 (№ 1408836/18-24) с присоединением заявки №
Приоритет
Опубликовано 09.VII.1971. Бюллетень № 22
Дата опубликования описания 1ЗХ1П.1971
МПК, G 06k 15, 36
Номитет по делам изобретений и открытий при Совете Министров
СССР
УДК 681.323:519.2 (088.8) П Е
Т. В. Донецкая, Д. Е. Звснков и Ю. В. Ситкин
Авторы изобретения
Заявитель
Ленинградский политехнический институт имени М. И. Калинина
УСТРОЙСТВО ДЛЯ ОПТИМИЗАЦИИ РЕЖИМОВ РАБОТЫ
ИНТЕГРИРУЮЩИХ ЧАСТОТОМЕРОВ
Изобретение относится к цифровым измерительным приборам.
Известны устройства для оптимизации режимов работы интегрирующих частотомеров, содержащие блок цепей совпадения, блок ключей, блок вычисления разности, блок памяти и блок управления. Однако известные устройства недостаточно точны.
Предложенное у.стройство отличается тем, что в нем блок цепей совпадения, блок ключей, блок вычисления разности и блок памяти соединены в замкнутую кольцевую схему.
Вход блока ключей соединен со входом частотомера, выходы блока памяти подключены к выходным зажимам, выходы блока управления соединены со входом блока цепей совпадения, со входами сброса и знака блока вычисления разности, со входом сброса генератора образцовых тактовых частот частотомера и со входами сброса и переписи блока памяти. Входы блока управления подключены к выходу перехода через «нуль» блока вычисления разности и ко входу блока управления частотомером. Это позволяет повысить гоность исследования процессов.
На фиг. 1 приведена блок-схема устройства; на фиг. 2 — график, поясняющий принцип его работы; на фиг. 3 — временные диаграммы.
Устройство содержит блок совпадения 1, блок ключей 2, блок вычисления разности 8, блок памяти 4 и блок управления 5. Входом устройства является вход б блока ключей.
Блоки 1 — 4 соединены в кольцо при помощи межблочных связей (выходов) 7 — 10, причем число и связей между каждыми двумя блоками равно числу возможных в данном интегрирующем частотомере значений времени инте10 грирования.
Остальные связи между блоками 1 — 5 определены позициями 11 — 18.
Вход б блока ключей соединен со входом интегрирующего частотомера, а выход 9 бло15 ка памяти, являющиеся выходами устройства соединены с входами блоков ключей частотомера (на чертеже не показаны), устанавливающих текущий режим работы. Вход 11 блока 5 соединен со входом блока управления
20 работой частотомера (на чертеже не показан), а выходы 12, 18, 15 — 18 бло à 5 со входами блоков 4, 8 и 1. Кроме того, выход 15 блока 5 соединен с шиной сброса генератора образцовых тактовых импульсов частотомера, 25 а выход 14 блока 8 со входами блоков 4 и 5.
Математической основой алгоритма оптимизации является соотношение
1,4 / I i I
Составитель А. А. Маслов
Техред Л. Л. Евдонов Корректор А. П. Васильева
Редактор В, С. Левятов
Типография, пр. Сапунова, 2
Заказ 2195/11 Изд. № 963 Тираж 473 Подписнос
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Ж-35, Раушская иаб., д. 4!5
309364
Уие. (этом длительность времени интегрирования в частотомере на следующих четырех тактах работы частотомера равна по-прежнему Лг;, а время анализа динамических свойств гроцесса в оптимизаторе Лт,=4Ь1;. Если ЛЛг) l6, то в новом состоянии блока 4 отпирающий потенциал появится на одном из тех выходов 9, которые задают меньшее время интегрирования и анализа. Если ЛЖ(4, то в новом состоянии блока 4 отпирающий потенциал переместится на один из тех выходов 9, которые задают большее время интегрирования и анализа. Перед новым циклом работы оптимизатора блок 8 и генератор образцовых тактовых частот частотомера сбрасываются в
«нуль» импульсом, приходящим с выхода 15 блока б.
Выход 14 выведен со схемы перехода блока
8 через «нуль». Связь с выхода 14 блока 8 на блок б необходима для получения разности
ЛУ в блоке 8 в прямом коде вне зависимости от знака этой разности. Связь с выхода 14 блока 8 на блок 4 используется для того, чтобы при измерении неизменяющейся во времени частоты обеспечить наличие открывающего потенциала на выходе 9, прп котором частотомер работает в режиме с максимально возможным временем интегрирования.
Предмет изобретения
Устройство для оптимизации режимов работы интегрирующих частотомеров, содержащее блок цепей совпадения, блок ключей, блок вычисления разности, блок памяти и блок уп10 равления, от.гичагощееся тем, что, с целью повышения точности исследования процессов, в нем блок цепей совпадения, блок ключей, блок вычисления разности и блок памяти соединены в замкнутую кольцевую схему, причем
15 вход блока ключей соединен со входом часготомера, выходы блока памяти подключены к выходным зажимам, выходы блока управления соединены со входом блока цепей совпадения, со входами сброса и знака блока вы20 числения разности, со входом сброса генератора образцовых тактовых частот частотомера и со входами сброса и переписи блока памяти, a Dxog t uлока управ cHva подключены к выходу перехода через «ггуль» блока вычпс25 леши разности и ко входу блока управления г а c T c To AI p p 0 II .
