Устройство для оценки вероятностно- статистических характеристик случайных процессов

 

ОПИСАНИЕ 3I42I5

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Соиз Советских

Социалистических

Республик

Зависимое от авт. свидетельства No—

Заявлено 20.XI.1969 (№ 1376836/18-24) ЧП К 0 06îo 7, 52 с прпсосдппснпсм заявки М

Комитет по делам изобретений и открытий при Совете Министров

СССР

Приор нтетвЂ

Опу бликовано 07.IX.1971. Вюллстспь Л 27

У. К 6?81.333:519.? (088.8) Дятя опубликования описяшгя 20.XII. 197!

Автор изобретения

В. Н. Соболев

Заявитель

УСТРОЙСТВО ДЛЯ ОЦЕНКИ ВЕРОЯТНОСТНОСТАТИСТИЧЕСКИХ ХАРАКТЕРИСТИК СЛУЧАЙНЪ|Х ПРОЦЕССОВ

Предлагаемое устройство относится к специализированным вычислительным устройствам, предназначенным для оценки вероятностно-статистических характеристик процессов, характеризующих .динамические свойства систс» управления и контроля.

Исследования динамических свойств технологических процессов систем управления и контроля с целью технической диагностики, идентификации или адаптивного управлеliHH этими процессами и системами неразрывно связаны с оценкой статистических свойств

i:ðîöåññîâ, характеризующих объекты исследования.

При определении характеристик процессов в условиях нормальной эксплуатации, когда время наблюдения процессов ограничиг,ается до мини.»ально .возмо?кпого, определяемого затратами на сбор и обработку статистических данных, ш ирокое распространение получили пепараметр ические методы оцепивания статистических характеристик.

Известные устройства для оценки вероятностно-статистических характериспик случайных процессов позволяют получить оценку лиоо регрессии случайных процессов, либо условной дисперсии.

Прсдлагae»oe устройство предназначено для вычисления оценок не только регрессии, по и условной дисперсии случайных процессов, Последнее досгигастся тем, что в устрой2 ство предусмотрены дополшпельпыс блоки и такое их соединение, которое обеспе кивает запоминание вычисленных значений регрессии случайных процессов, центрирование случайных процессов относительно линии условных математических ожиданий и последующее возведение полученных результатов в квадрат.

На чертеже нредста влена структурная схема одного нз возможных вариантов устройства для оценки вероятностно-статистических характеристик динамических процессов.

Исследуемые сигналы подаются на входные устройства 1 и 2, ка?кдое из которых срстопт, например, пз интсгратора среднего зна15 чения и сумматора, по"троенных на усилителях постоянного тока с глубокой отрицательной обратной связью. Выходы усилителей соединены с амплитуднымп селекторами ? и 4, которые, представляют собой 10-канальные

?о устройства с обгцпм входом. Каждый канал состоит из,верхпего н нижнего амплитудного селекторов, двух формирующих и вычптающего устройств. Лмплнтудные селекторы соединены со входами матрицы 5 интеграторов, которая состоит из 10 строк и 10 столбцов (по числу каналов амплитудных селекторов).

Каждый интегратор матрицы имеет тнповуlo диодную ячейку «И» со строчным и столбцсвым входами и накопитель импульсов со входом для счетных импульсов, поступающих с генератора 6 счетных импульсов. Строчные

314215 Я входы интеграторов, расположенных,в одной и той же строке матрицы, подключены к входной шине строки соответствующего канала амплитудного селектора 3 та(ким образом, что входная шина (первой строки матрицы соединена с выходом т1ервого канала амплитудного селектора, входная шина второй строки — с выходом, второго канала амплиту(диого селектора и так далее до 10-й строки. Столбцевые входы интеграторов, расположенных в одноименном столбце матрицы интеграторов,,подключены к входной шине столбца. Столбцевые входные шины подключаются к соответствующим 10 выходам амплитудного селектора

Выход каждого из интеграторов матрицы подключен к соответствующему входу коммутатора 7. Таким образом, коммутатор имеет 100 сигнальных входов. Управляющее устройство

8 устанавливает соответствующие режимы работы всего устройства. Выходы его соединены с генератором счетных импульсов, коммутатором 7, блоком 9 деления, сумматором !О и множительным устройством 11. Второй вход множительного устройства соединен с выхо2 дом коммутатора и со входом накопителя 1 .

Множительное устройство состоит из двух каналов. Первый канал представляет собой усилитель постоянного тока, охваченный глубокой отрицательной обратной связью, с изме1(яемым коэффициентом усиления. Структура второго канала множительного устройства построена по типовой схеме аналоговых блоков умножения, широко используемых в вычислительной технике. Вход второго канала множительного устройства соединен с выходом квадратора 18. В качестве квадратора в устройстве могут быть иопользова(ны, например, широко применяемые в вычислительной технике элементы с квадратичной статической характеристикой. Вход квадратора подключен к выходу сумматора 10, собранного на базе типового усилителя постоянного тока с глубокой отрицательной обратной связью. Два входа сумматора подключены соответственно к выходам управляющего и за(пом41нающего устройств. Накопитель представляет собой интегратор, собранный на базе типового усилителя постоянного тока с глубокой отрицательной обратной связью. Выход накопителя подключен к блоку 9 деления. Ьлок .деления состо ит пз аттенюатора, усилителя (постоянного тока, охваченного глубокой отрицательной обратной связью с,регулируемым коэффициентом усиления и нелинейного элемента, имеющего статическую характеристику в виде обратной функции. Выход блока деления подключен ко второму множительному устройству 14, второй вход которого соединен с выходом сумматора 15. Последний представляет собой интегратор, собранный на базе усилителя постоянного тока с глубокой отрицательной обратнои связью. Второе множительное устройство 14 имеет структуру, аналогичную структуре второго канала множительного устройства 11.

Выход блока деления подключен к запоминающему устройству 1б, представляющему со50

4 оо», например, усилитель постоянного тока с емкостно-реостатной обратной связью. В качестве регистри(рующего устройства 17, подключенного к .выходу запоминающего устройства, может быть использован, например, электронный печатающий вольтметр типа ЭЦПВ-З, а в качестве блока питания — широко (применяемый в вычислительной технике стабилизированный,вы(прямитель типа ЭСВ-З.

Работа устройств включает два этапа: первичную обработку и накопление исходной информации; (вычисление условных средних значений случайных сигналов и условных дисперсий этих сигналов.

На первом этапе работа устройства состоит в том, что интеграторы среднего значения входных устройств осредня!от на некотором интервале наблюдения входные сигналы, опре20 деляя тем самым их математические ожидания. По окончании измерения средних значений сигналов исследуемые сигналы центрируются (в усилителях-сумматорах входных устройств, и одновременно изменяется их дина25 мический диапазон до величины +10 в. При этом фиксируются коэффициенты усиления усилителя-сумматора сигнала устройства 1 и коэффициент усилителя-сумматора сигнала устройства 2. С усилителей-сумматоров сигналы поступают на входы амплитудных селектозо ров 3 и 4, преобразующих их в импульсы напряжеиия, длительности которых пропорциональныс времени, пребывания сигналов в пре(елах коридоров амплитудных селекторов. Путем надлежащей коммутации выходов амплитудных селекторов с матрицей интеграторов в последней обеспечивается интегрирование счетных им(пульсов, т. 0. фиксация (в интервале наблюдения частоты совместного появле-! шя событий.

46 На эгом первый этап работы устро!(ства заканчивается, наступает второй этап — вьчисление условных средних значений и условных дисперсий случайных сигналов.

Работу устройства рассмотрим на примере

45 вычисления регрессии ух, сигнала y(t) относительно х (/) и условной дисперсии О (у х (Искомые зависимо=ти получаются путем вычислений по формулам: (о 1

У х1: 1 . У > У / !1 ()

"1 1

1О

D((p (х; (=, е (— у, ) ;р

j — ())

,.=Е ;., j 1 где К2 — коэффи(циент усиления сигнала

y(t) во входном устройстве 2; у — среднее значение напряжения 1-го

6О коридора амплитудного селектора 4.

Вычисление регрессии у,. !

По команде управляющего устройства на65 чинаст работу коммутатор, который последо3i42l5

5 вательпо один за другим подключаст выходы интеграторо1в первой строки матрицы, начиная с первого интегратора, ко входам первого множительного устройства 11 и,накопителя

12. При вычислении регрессии сигналов x(t) и у(1) работает первый канал множительного устройства 11, представляющий собой усилитель на1пРЯжениЯ, пРопоРционального v;j с коэффиц иентом усиления, изменяемым управляющим устройством 1в соответствии с номером столбца 1, в,котором расположен подключаемый в данный момент интегратор матрицы 5. Зависимость коэффициента усиления множительного устройства от номера столбца матр ицы (номера коридора) задается следующей таблицей.

Таблица

1(оэффициент усиления! первого нино>кительного устройства

Номер коридора

2

4

7

9

9

5

1

3

7

Следовательно, в момент подключения к выходу интегратора 1 — j на выходе множительного устройства появляется напряжение, про1горциональное у, т, . Это напряжение поступаст 1в сумматор 15. В момент подключения

10-го интегратора первой строки матрицы в сумматоре накапливается напряжение, про10 порциональное у ч, К этому моменту наj -1 пряжение в накопителе составит величину

1О

Zv tj = v1. Это напряжение после Обхода комj:=1 мутатором всех интеграторов первой строки через аттенюатор, усилитель и нелинейный элемент блока 9 деления постулает на вход второго множительного устройства 14. Общий коэффициент усиления звена аттенюатор-усилитель блока 9 деления составляет величину !

/К . Таким образом,,на блок умпоокеппия н1осту пают нап1ряжения, просооржиональные

1О

1 сс = Ztj. v с выхода сумматора и i 1/ Ч, ч, j-1 с выхода блока деления.

Полученное после обхода коммутатором пггтеграторов первой строки матрицы значение у„, поступает в запоминающее устройство 1б. С выхода последнего вычисленная точка регрессионной зависимости у», поступает в регистрирующее устройство, после чего начинается процесс вычисления первой точки дисперсии D, у/xl, .

Вычисление условной дисперсии процессов

Введение в схему устройства дополнитель(TIII H "< ка1 Cv» 10Top 10, 1 вадра6 тор 1> и за.поминающее устройство 16) обеспечивает совместно с остальными составными элементами схемы вь1полнение операций по вычислению условпои дисперсиями процессов

При этом работа устройства происходит следующим образом. По команде управляющего устройства коммутатор вновь начинает осуществлять обход интеграторов первой строки матрицы интеграторов. В момент под1р ключения j-го интегратора пер1вой строки матрицы на первый вход .сумматора 10 через усилитель с коэффициентом усиления 1/К поступает напряжение у, сигнала, а»а второй вход сумматора поступает напряжение, про15 порциональное у;, с .выхода запоминающего устройства. Таким образом, напряжение ня т выходе сумматора cOcTBBëÿcò вслии1ну — . — у 1., °

20 Блок 18, подкл1оченны11 к выходу сумматора, осуществляет квадратичное преобразование этого сигнала. Выходное напряжение квадратора перемещается с напряжением ч,, в множительном устройстве 11.

25 С выхода множительного устройства сигнал поступает в сумматор, где к моменту окончания обхода коммутатором интеграторов первой строки матрицы накапливается напря10

>кение, пропорциональное Х (— у,) v, 17i,, ; 0

Напряжение, пропорциональчюе Yl =Хч,, j — 1 полученное к этому моменту в накопителе аналогично тому, I;at это осуществлялось при вычислении регрессии у . поступает через аттенюатор, усилитель и нслинспный элемен: блока 9 деления па вход множительного устройства 14. Коэффициент усиления звена аттешоатор-усилитель блока деления при этом

40 устанавливается равным «1»..Чножительнос устройство осуществляет перемножение входных сигналов в соответствии с зависимостью (2). После выполнения перемножения напря>кен ие, пропорциональное вычисленной дисперсии D у/х1,, поступает в за1пом инающес устройство и затем в рег,1стрирующее. На этом заканчивается цикл вычисления псрвых точек регрессии и условной дисперсии. По окончании этого цикла запоминающес устройство очищается It производится подготовка устройства ко второму циклу вы tltclctttttt.

Во втором цикле вычис IpHltll производятся вычисления у,-, и D,у/т>, аналоп1чно

ТОМУ, 1 .ан ЭТО OCVIIICCTBЛЯЛОСЬ В ПСРсВОМ ЦИК;; ле, с той лишь разницей, что коммутатор совершает последозательный Обход интеграторов второй строки матрицы.

Подобные циклы выполняются со всеми строкамп матрицы интеграторов так, что к

60 концу второго этапа работы в регистрирующем устройстве получаются зафиксиро1вапнымп р"грессия у т и условная диспер ия 0 у . ;, 1 случайны.; сигналов у(!) и x(t).

При вычислеш1п регрессии и условной дис65 псрспп коммутатор па втором этапе работы

Я

7 осуществляет обход интеграторов матрицы вдоль столбцов, начиная с первого интегратора пер ного столбца до десятого интегратора первого столбца и далее то же со всеми столбцами матрицы.

Предмет изобретения

Устройство для оценки вероятностно-статистических характеристик случайных процессов, содержащее регистрирующие и запоминающие усгройства, матрицу интеграторов, входы которой соединены с генератором счетных им пульсов .и через амплитудные селекторы с двумя входпыгми устройствами, а выход атодключен к одному пз входов коммутатора, вто14215 рой вход которого соединен с одним из выходов управляющего устройства, причем выход коммутатора через множительное устройспво, сумматор и через последовательно соединенные накопитель и блок деления подключен ко входам второго множительного устройства, а два других выхода угправляюгцего устройства связаны с блоком умножения и блоком деления, отлича>ощееся тем, что, с целью одновременной оценки регрессии и условной дисперсии,в автономном режиме, устройство содержит включенные последовательно между выходом управляющего устройства и входом второго множительного устройства сумматор и квадратор, причем второй вход сумматора связан с выходом запомина1ощего устройств».

Составитсль В. Н. новинский! редактор Ю. Д. Полякова Тсхрсд Т. П. курилке Корректоры T. А. Ьабакииа н

3. И. Тарасова

Заказ 5403 Изд. № 1231 Тпраик 500 Подписное

ЦНИИПИ Комитета IIO делам изобретений п открытий при Совете Министров ССС1

Москва, 7К-35, 1 аушская паб., д. 4!5

Загорская типография