Магазинное запоминающее устройство
О П И С А Н И Е 3)8996
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 07.1.1970 (№ 1391963/18-24) с присоединением заявки №
Приоритет
Опубликовано 28.Х.1971. Бюллетень № 32
Дата опубликования описания 17.1.1972
МПК G llc 11/44
Комитет по делатл изобретений и открытий при Совете Министров
СССР
УДК 681.327.66(088.8) Автор изобретения
И. Д. Войтович
3 аявитель
Институт кибернетики АН Украинской ССР
БИБЛБОтц д
МАГАЗИННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
Изобретение относится к области запоминающих устройств.
Известно магазинное запоминающее устройство (МЗУ) матричного типа, выполненное на криотронах, содержащее запоминающие ячейки с управляющими элементами.
Недостатком известного МЗУ является невозможность оперативного исключения неисправных запоминающих ячеек, что снижает надежность работы устройства.
Описываемое устройство отличается от известного тем, что в него введены детекторы неисправности, каждый из которых подключен через схему совпадения к двум соседним запоминающим ячейкам, за исключением двух крайних запоминающих ячеек сверху и снизу матрицы. Вентили выходных криотронов управляющего элемента четной j-ой запоминающей ячейки зашунтированы сетками входных криотронов j + (2k + 1) -й и (j + +1) -й запоминающих ячеек (где 2k — количество неисправных запоминающих ячеек); вентили выходных криотронов управляющего элемента нечетной
/-й запоминающей ячейки зашунтированы сетками входных криотронов j — (2k+ 1) -й и (/+1)-й запоминающих ячеек, а сетки выходных криотронов управляющих элементов соединены в последовательные цепи подготовки записи и чтения.
Эти отличия позволяют повысить надежность работы устройства.
Кроме того, описываемое устройствоо отличается от известного тем, что каждая матри5 ца по каждому направлению передачи сигналов содержит входной и выходной персисторные контуры с постоянной времени, меньшей постоянной времени числового контура запоминающей ячейки, подключенные к управля10 ющим элементам соответствующих запоминающих ячеек, а шина питания на краях матриц и в месте их соединения состоит из двух ветвей, одна из которых содержит криотрон с сеткой, включенной в выходной контур i-й
15 матрицы, а другая — криотрон сброса и сетку управляющего криотрона входного контура (i+-1) -й матрицы, Такое выполнение устройства позволяет увеличить скорость передачи сигналов от матри20 цы к матрице.
На фиг, 1 изображена принципиальная схема предлагаемого МЗУ; на фиг. 2 — вариант предлагаемого устройства, состоящего из отдельных матриц; на фиг. 3 — временные ди25 аграммы, иллюстрирующие работу устройства.
МЗУ, показанное на фиг. 1, состоит из запоминающих ячек. Здесь изображены ячейки от (i+ 1)-й до (т+ 6)-й. Остальные ячейки аналогичны. Половина всех ячеек (..., i +
30 + 1, + 3, т + 5...) — нечетные, а половина
65 (...,г -«-2, i + 4, i + 6...) — четные. Здесь г — номер матрицы устройства (i =i 1, 2,,n).
B каждой ячейке запоминается т-разрядное число. Для запоминания, хранения и считывания одного бита информации служит известный однокриотронный запоминающий элемент. Однако вместо него можно использовать любой другой криогенный запоминающий элемент.
В каждой запоминагощей ячейке имеется числовой персисторный контур. В ячейке (i+2), например, это контур 1, 2, 8, 4, 1. Запоминающая ячейка состоит из информационной части, управляющего элемента и детектора неисправности, охватывающего две ячейки. Информационная часть — это т запоминающих элементов и относящаяся к ним часть числового персисторного контура. В качестве управляющего элемента служат входные 5, б
7 и выходные 8, 9, 10 управляющие криотроны, объединенные тем же числовым персисторным контуром.
Сетки входных управляющих криотронов подключены параллельно вентилям выходных управляющих криотронов соответствующих соседних ячеек. Сетки же выходных управляющих криотронов объединены в шины записи и чтения 11 — 1б. В качестве детектора неисправности служит запоминающий элемент с неразрушающим считыванием. Он состоит из персисторного контура 17, 18, 19, 17, входного криотрона записи 20, схемы совпадения на двух криотронах 21, 22, криотронов считывания 28, 24 и двух выходных криотронов 25, 2б.
Сетки криотронов схем совпадения соединены последовательно, образуя шину 27 фиксации неисправности. Вентили выходных криотронов образуют выходную шину считывания 28.
Каждый детектор неисправности предназначен для определения неисправности двух запоминающих ячеек и исключения их во время работы.
В каждой ячейке имеется криотрон сброса (в ячейке i +- 2 криотрон 29), предназначенный для подавления в числовом контуре персисторного тока или вытеснения тока питания в числовую шину записи-чтения (незаконченный контур) 1, 4, 8 из ее шунта (контур) 1, 2, 8. Числовая ветвь имеет значительно большую индуктивность, чем ее шунт, так как в ней последовательно соединены т сеток запоминающих элементов, а в шунте только несколько вентилей (сетка криотрона имеет в десятки раз большую индуктивность, чем вентиль) .
Сетки криотронов сброса нечетных и четных ячеек объединены в нечетную 80 и четную 81 шины сброса.
Вариант предлагаемого МЗУ, изобра>кенного на фиг. 2, состоит из отдельных матриц. Показана -я матрица, а пунктиром — конец (г — 1)-й «(i + 1)-й матриц и их соединения с i-й матрицей. Матрица состоит из и запоминающих ячеек, аналогичных ячейкам, рассмотренным в устройстве на фиг, 1.
Кроме запоминающих ячеек, в матрице имеются еще дополнительные персисторные контуры, предназначенные для передачи управления с матрицы на матрицу. Два таких контура предназначены для передачи управления при записи и два контура †д передачи управления при чтении. В частности, при чтении для передачи управления от (>, — 1)-й к г -й матрице предназначен контур 82, располо>кенный в верху матрицы, а для передачи управления от i-и к (i+ I) -й матрице предназначен контур 88, расположенный в низу
i-й матрицы между (n — 1) -й и и-й запоглинающими ячейками. Для передачи управления с матрицы на матрицу предназначены также шины питания: нечетная 84 при чтении и четная 85 при записи.
Вверху и внизу матрицы шина питания состоит из двух ветвей: ветви с малой индуктивностью и ветви с большой индуктивностью, Детекторы неисправности охватывают по две ячейки, допуская их исключение в случае неисправности, но две крайние ячейки, сверху и снизу, детектором неисправности не охвачены, поэтому они всегда должны быть исправны.
МЗУ, показанное на фиг. 1, работает следующим образом.
Подготовка к работе. Прежде всего определяются и фиксируются дефектные запоминающие ячейки, у которых неисправен числовой персисторный контур, одновременно во все информационные разряды всех запоминаюших ячеек записываются нули или единицы. Во все числовые контуры записываются персистирующие токи, для чего токи питания 1 и 1 и токи сброса 1 и 1 подаются одновременно в обе шины питания 84 и 85 и обе шины сброса
80 и 81 (фиг. 3) .
Ток питания переключаются во всех исправных ячейках в числовые шины записи-чтения и остаются там после снятия токов 1 и Iо.
Если теперь снять токи 1 и I>, то во всех исправных числовых контурах останутся персистирующие токи 1„" "", 1 и 1"" . Чтобы запомнить эти ячейки на шину 27 фиксации неисправности подается ток 1 и на шину 28 ток 1д . Если токи Iц персистируют, например, одновременно в ячейках (i+3)-й и (i+4)-й, то с помощью запертого током 1 криотрона 21, ток 1„в ячейке (i + 3) вытесняется в сетку криотрона 22, запирая его, что приводит к вытеснению тока I„в ячейке (i+ 4) в сетку криотрона записи 20, а это. в свою очередь, приводит к вытеснению тока 1 в ветвь 17, 18, 19 запоминающего контура детектора неисправности. Лналогичные процессы происходят сдновременно во всех парах запоминающих ячеек. Когда токи питания вытеснены в числовые шипы записи-чтения, на информационные разрядные шины подаются токи, соответствующие нулям или единицам. После вытеснения этих токов в правые ветви запоминающих контуров
318996
65 подается ток сброса 1, по шине 81 и после подавления токов I, во всех четных ячейках подается ток сброса / по шине 80, который подавляет токи 1„во всех нечетных ячейках. Такую последовательность необходимо соблюдать для того, чтобы в контурах, образованных вентилями криотропов 21, 22 и соответственно сетками криотронов 22 и 20, не остались персистирующие токи. После окончания всех переходных процессов снимаются токи с информационных разрядных шин, отключается ток 1, а за ним ток I;, в результате чего в информационных разрядах всех исправных ячеек остаются нули или единицы, а в запоминающих контурах детекторов неисправности исправных пар ячеек остаются персистирующие токи 1 .
lt
Остается зафиксировать те ячейки, у которых неисправны информационные разряды.
Для этого производится последовательное чтение во всех запоминающих ячейках, начиная с последней. Предположим, что последнее чтение было в (i+ 6)-й ячейке. Это означает, что в ее числовом контуре остался персистирующий ток I„. На шину 14 подается команда подготовки к чтению в (i+ 5)-й ячейке. Она запирает криотроп 86, в результате чего ток I„ вытесняется в сетку криотрона 87. На шину 84 подается нечетный импульс питания 1, который только в ячейке (i + 5) вытесняется в числовую шину чтения-записи и производит чтение в этой ячейке. Если ячейки (i + 3) и (l + 4) исправны, то криотрон 24 заперт, и ток в числовой шине чтения-записи в ячейке (i + 5) вытесняется в сетку криотрона 26 и запирает его. Состояние криотрона 26 определяется регистрацией импульса на шине 28 во время чтения в информационных разрядах, причем на шину 28 может подаваться либо импульсное питание, либо постоянный ток. Если криотрон 26 заперт, то в том и другом случае на концах шины 28 возникает импульс напряжения. Если криотрон 26 заперт, то это означает, что числовые контуры ячеек (i+ 3) и и (i + 4) исправны. В таком случае подается команда подготовки к чтению на шину 18 и чтение производится в ячейке (i + 4).
Если криотрон 26 открыт, то (i + 3)-я или (i + 4)-я ячейки неисправны, тогда команда подготовки к чтению подается на шину 16, в результате чего ячейки (i+ 3) и (1-+ 4) обходятся и чтение производится в ячейке (1+ 2).
Записанная в детекторе неисправности «1» означает только то, что исправны числовые контуры в обслуживаемых этим детектором ячейках, Если в какой-нибудь из ячеек неисправны информационные разряды, то в детектор необходимо записать «нуль». Неисправность информационных разрядов в ячейке обнаруживают при чтении записанных ранее в ней единиц (нулей). Если неисправность обнаружена в информационных разрядах ячейки (i+4), то в числовом контуре последней записывается персисторный ток, производится чте5
40 ние в ячейке (i + 3) и во время действия импульса питания I подается команда фиксации неисправности в шину 88, с помощью которой подавляется перснсторный ток в контуре 17, 18, 19, 17 детектора неисправности. В числовом контуре ячейки (i + 3) записывается персисторный ток и затем производится чтение в (i + 2)-й ячейке.
Если неисправность обнаружена в информационных разрядах ячейки ((+ 3), то в числовом контуре последней записывается персисторный ток, подаются импульсы на шины 11, 18, 88 и ток питания I При этом производится чтение в ячейке (i + 2) и подавляется персисторный ток в контуре того же детектора неисправности, Аналогично фиксируются неисправности в других парах запоминающих ячеек.
Запись. Если последнее обращение произошло в (1+ 1) -ю ячейку, то в ее числовом контуре остался персисторный ток 1„, а подлежащее записи в эту ячейку число запоминается во внешнем регистре. Оно записывается в ячейку (i+ 1) при обращении в следующую ячейку, при котором гасится ток 1„, в числовом контуре ячейки (1 + 1).
Во время обращения к ячейке (1-- - 2) определяется состояние детектора неисправности ячеек (/+ 3 и (i + 4) и, если в нем хранится единица, то следующее обращение производится к ячейке (i -1- 3), а если нуль — к ячейке (i + 5) . В последнем случае команда подготовки к записи подается вместо шины 12 на шину 16.
Запись в следующие ячейки производится аналогично.
Чтение. Ничем не отличается от чтения, опнсанного в разделе «Подготовка к работе.>.
Вариант предлагаемого устройстга, показанный на фиг. 2, работает следующим образом.
Подготовка к работе. Ничем не отличается от аналогичной операции в МЗУ, показанном на фиг. 1.
Запись. Управление с матрицы на матрицу передается с помощью дополнительных контуров, находящихся по краям матрицы. В частности, если последнее обращение при записи было к ячейке (i — 1) -}- и (— 1)-й матрицы, то при этом персистирующий ток возник в дополнительном контуре 82 i-й матрицы. Если необходимо записать следующее число, то команда подготовки к записи подается на шину
12, а питание — на шину 85. Ток питания 1 вытесняется в числовую шину записи-чтения (i -+- 1)-й ячейки и производит ее очистку. После этого импульсом I, поступающим на шину 81, гасится персисторный ток в контуре 82 и вслед за этим прекращается ток 1- . В контуре ячейки (i + 1) остается персисторный ток
l . Запись в следующие ячейки производится аналогично записи в МЗУ на фиг. 1 вплоть до ячейки (+- n — 1). При обращении в эту ячейку из ячейки (i+ iI — 2) или из ячейки (i + и — 4) производится одновременно воз318996 буждение контура 88 с помощью криотронов
89 или 40. При снятии тока питания 1 в числовом контуре ячейки (i+ и — 1) и в контуре 88 остаются персистирующие токи. Если теперь подать ток питания I на шину 85, то он производит очистку ячейки (i+n) и одновременно вытесняется из ветви 41, 42, 48 с малой индуктивностью в ветвь 41, 44, 45, 48 с большой индуктивностью, запирая входной криотрон б в первом дополнительном контуре 47 следующей матрицы, аналогичном контуру 82 в рассматриваемой матрице. Ток питания Iвытесняется в контуре 47 в ветвь с большой индуктивностью. Если теперь подать ток сброса I на шину 80, то он подавит персистирующие токи в числовом контуре ячейки (i+n — 1) и в контуре 88, а также вернет ток I- питания из ветви 41, 44, 45, 48 в ветвь 41, 42, 48, открыв криотрон 4б. Снимается ток I-, в результате чего остается персистирующий ток в ячейке (с + п) и в контуре 47 следующей матрицы.
Таким образом, осуществляется передача управления с матрицы на матрицу. Она возможна даже при наличии в ветвях 45, 48 и 42, 48 небольшого сопротивления, важно, чтобы оно было в несколько раз меньше сопротивления криотрона 48.
Быстродействие памяти при переходе с матрицы на матрицу также не теряется, так как суммарную постоянную времени контуров 47 и ветвей 41, 44, 45, 48, 42, 41 можно сделать меньше постоянной времени числового контура запоминающей ячейки.
Чтение. Ничем по существу не отличается от чтения, описанного в разделе «Подготовка к работе». Передача управления с -й матрицы к матрице (i — 1) осуществляется так же, как и при записи только уже с помощью тока питания и контуров 49 (в матрице i) и 50 (в матрице — 1).
В описанных МЗУ предусмотрено исключение только по одной паре ячеек. Но и при этом по всему МЗУ можно исключить почти половину ячеек. Если добавить связи между более удаленными ячейками, то появится возможность исключения нескольких расположенных подряд пар ячеек.
Предмет изобретения
1. Магазинное запоминающее устройство матричного типа, выполненное на криотронах, содержащее запоминающие ячейки с управляющими элементами, отличающееся тем, что, с
10 целью повышения надежности работы устройства, в него введены детекторы неисправности, каждый из которых подключен через схему совпадения к двум соседним запоминающим ячейкам, за исключением двух крайних запо15 минающих ячеек сверху и снизу матрицы, вентили выходных криотронов управляющего элемента четной j-й запоминающей ячейки зашунтированы сетками входных криотронов j +
+ (2k + 1) -й и (j+ 1) -й запоминающих яче20 ек (где 2k количество неисправных запоминающих ячеек), вентили выходных криотронов управляющего элемента нечетной /-й запоминающей ячейки зашунтированы сетками входных криотронов j — (2/г+ 1)-й и (j -1)-й запоминающих ячеек, а сетки выходных криотронов управляющих элементов соединены в последовательные цепи подготовки записи и чтения.
2. Устройство по п. 1, отличающееся тем, з0 что, с целью увеличения скорости передачи сигналов от матрицы к матрице, каждая матрица по каждому направлению передачи сигналов содержит входной и выходной персисторные контуры с постоянной времени, меньÇ5 шей постоянной времени числового контура запоминающей ячейки, подключенные к управляющим элементам соответствующих запоминающих ячеек, а шина питания на краях матриц и в месте их соединения состоит из
40 двух ветвей, одна из которых содержит криотроп с сеткой, включенной в выходной контур -й матрицы, а другая — криотрон сброса и сетку управляющего криотрона входного контура (i+1)-й матрицы.
318996 нече
7 нет ц
Фиг..т
Редактор Б. Нанкина
Заказ 3842/17 Изд. № 1512 Тираж 473 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, тК-35, Раушская наб., д. 4 5
Типография, пр, Сапунова, 2,т 0
Составитель В. Рудаков
Техред T. Ускова
Корректоры: Н. Шевченко и T. Китаева
