Цифровой интеграторi вс:со!ознаяj:'t:h"rio:::xs:r?khj

 

О П И С А Н И Е 332475

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт, свидетельства №

М. Кл. G 06j 1/02

Заявлено 10.1V.1970 (№ 1426287!18-24) с присоединением заявки №

Приоритет

Опубликовано 14Л!1.1972. Бюллетень № 10

Дата опубликования описания 29.IV.1972

Котаитет па делам изобретений и открытий при Совете Министров

СССР

УДК 681.332.64(088.8) Авторы изобретения

В. П. Гондарев, О. Б. Макаревич и В. Н. Барабанов

Таганрогский радиотехнический институт

Заявитель

ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к области вычислительной техники и может быть использовано при разработке цифровых интегрирующих машин.

Известны цифровые интеграторы, основанные на формуле прямоугольников с недостатком и с избытком. Недостатком этих интеграторов является низкая точность интегрирования по сравнению с точностью интеграторов, в основу которых положены формулы численного интегрирования более высоких порядков.

Предложенный интегратор отличается тем, что с целью повышения точности интегрирования в него введен переключатель, первый управляющий вход которого подключен к шине начала шага интегрирования, второй— к шине независимой переменной интегрирования. К первому управляемому входу переключателя подключен выход сумматора подынтегральной функции, а ко второму— выход регистра подынтегральной функции.

Выход переключателя подсоединен к устройству умножения, выход которого подключен ко второму входу сумматора приращения интеграла.

Введение в цифровой интегратор переключателя позволяет осуществлять коммутацию цепей интегратора с тем, чтобы в каждом шаге интегрирование могло выполняться по методу прямоугольников с недостатком или по методу прямоугольников с избытком, т. е. процесс численного интегрирования предлагается выполнять не по одному из методов прямоугольников с недостатком или с избыт5 ком, а с использованием обоих этих методов (в процессе численного интегрирования от шага к шагу реализовывать то одну, то другую формулу численного интегрирования по методу прямоугольников с недостатком или с

10 избытком.

Анализ процессов численного интегрирования по методам прямоугольников с недостатком показывает, что знаки шаговых методических погрешностей этих методов в боль15 шинстве случаев противоположны и не меняются до изменения знака производной интегрируемой функции. Это приводит к накоплению методических погрешностей, что является недостатком этих методов. В предла20 гаемом цифровом интеграторе интегрирование осуществляется по методу прямоугольников с недостатком или с избытком и чередуется от шага к шагу. Так как шаговые методические погрешности обоих методов имеют

25 противоположные знаки, то очевидно, что s большинстве случаев можно значительно уменьшить накопленную методическую погрешность метода прямоугольников.

На чертеже представлена блок-схема поЗ0 следовательного цифрового интегратора, где

332475

Предмет изобретения

30

gk+1=gk+6kg

71

45 14

55

Составитель А, Воиников

Текред A. Камышникова Коррекгоры: М. Коробова и Л. Корогод

Редактор B. Яевятов

Заказ 1020/6 Изд. № 357 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Я-35, Раушская наб., д. 4/5 пр. Сапунова, 2

Типография, 3

1 — вход приращений подынтегральной функции; 2 — входное устройство; 8, 4 — сумматоры; б, б — регистры подынтегральной функции и остатка; 7 — триггеры; 8 — 10— схемы совпадений; 11 — схема сборки; 12— устройство умножения; 18 — вход импульса начала шага интегрирования; 14 — вход приращений переменной интегрирования; 1б— входное устройство; 1б — выход интегратора;

17 — переключатель.

Предлагаемая схема цифрового интегратора по своей структуре и принципу работы объединяет в себе с помощью переключателя 17 две известные схемы цифровых интеграторов, работающих по методу прямоугольников с недостатком и с избытком.

На входы 1 и 14 в каждом шаге интегрирования подаются приращения Л1,у подынтегральной функции и переменной интегрирования Лкх соответственно. Во входном устройстве 2 приращения Лку суммируются, масштабируются и подаются на вход сумматора подынтегральной функции 8, на второй вход которого с регистра подынтегральной функции б поступает значение подынтегральной функции уи, которое было вычислено в предыдущем шаге интегрирования. В результате выполнения операции суммирования получаем новое значение подынтегральной функции

В каждом шаге интегрирования переключатель 17 подключает к устройству умножения поочередно выход регистра б или выход сумматора 8, т. е. на его вход поочередно (через шаг) поступают значения уи или уй.1 ь где умножаются на значение приращения Лих переменнОй интегрирования. Результат умножения складывается в сумматоре 4 с остатком иптеграла предыдущего шага S,1k <1, который поступает из регистра остатка б. Полученный новый остаток интегрирования З,к и прйращение интеграла ЛкЯ записываются в регистр остатка б и в выходное устройство 1б соответственно. К переключателю 17 подклю чается вход 14 для того, чтобы метод интегфйрованйя менялся поочередно лишь в случаях, когда Лх ФО. При Ахи=О приращение ийтетрала ЛЗк=О и переключатель 17 не перекл ючается.

Описанный процесс интегрирования многократно повторяется.

Введение в схему цифрового интегратора йереклЮчателя позволяет повысить точность интегрирования по методу прямоугольников.

При этом поставленная цель достигается без особых затрат оборудования.

Цифровой интегратор, содержащий регистр и сумматор подынтегральной функции, ре5 гистр и сумматор приращения интеграла, устройство умножения, отличающийся тем, что, с целью повышения точности интегрирования, в него введен переключатель, первый управляющий вход которого подключен к

Т0 шине начала шага интегрирования, второй управляющий вход — к шине независимой переменной интегрирования, к первому управляемому входу переключателя подсоединен выход сумматора подынтегральной функции, 15 ко второму — выход регистра подынтегральной функции, а выход переключателя подсоединен к устройству умножения, выход которого подключен ко второму входу сумматора приращения интеграла.