Устройство для контроля оперативной памяти

 

О Й :АНй Е

ИЗОБРЕТЕН ИЯ

333559

Секта Советских

Сопиалистическиз

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСЕВУ

Зависимое от авт. свидетельства ¹â€”

Заявлено 09.Vl 1.1970 (№ 1450980/18-24) с прнсоединехттем -аявт H ¹

Приоритет—

Опубликовано 2!.Ill.1972. Бюллетень № 11

Дата опубликования описания 7Х1.1972

М.Кл. С 061 11/08

Комитат по делам изобретений и открытий при Совете Министров

СССР

УДК 681.327.025(088,8) Р. М. Асцатуров, А. П. Кондратьев, Н. А. Мальцев и P. Б. Пашковская

Авторы изобретештя

3 cl я B f гг ел ь

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНОЙ ПАМЯТИ

1

Предлагаемое устройство относится к ооласти электронно-вычислительной техники.

Оно может быть использовано для контроля оперативного запоминающего устройства.

Известны устройства контроля оперативной памяти, с помощью которы i осуществляется контроль считанной информации по модулю 2.

Известные устройства контроля оперативного запоминающего устройства не обеспечивает проверки правильности работы тракта дешифрации адреса, по которому произошло чтение информации (обращение к памяти).

Предлагаемое устроиство с помощью дополнительной схемы формирования контрольного кода по модулю g, которая «сворачивает» совместно регистры данных и адреса памяти,,и блока преобразования контрольных кодов позволяет не только более эффективно контролировать считанную информацию, IIO u проверять соответствие ее адресу, по которому произошло чтение, т. е. контролировать работу дешифратора адреса.

Кроме того, оно обеспечивает дальнейший контроль считанной информации по модулю 2, чтобы не нарушать принцип «сквозного» контроля.

Так как для повышения эффективности контроля стремятся применять модуль дополнительной сверттси больше двух (обычно

2 д :.)), то для хранения контрольного кода по модулю g слово, памяти должно иметь, по крайней мере, два контрольных разряда. В современных ЭВМ в памяти хранится сразу по нескольку единиц информации (со своими контрольными разрядами), поэтому нет необходимости вводить дополнительные разряды памяти для реализации предлагаемого устройства контроля.

Работу предлагаемого устройства рассмотрим применительно к ЭВМ, у которой в памяти хранятся две единицы информации, а пересылается по одной.

Схема устройства контроля оперативной

15 памяти приведена на чертеже.

На ней изображены регистры данных 1 и

2, оперативная память т, свертки 4 и 5 по модулю 2 регистров данных, свертка б по модулю 1т регистров данных и регистров адре2тт са 7, блок 8 преобразования контрольных разрядов, блок сравнения 9, триггеры 10 ко»трольных разрядов, дешифратор 11 режима работы памяти, устройство управления 12, кодовые шины 18 записи контрольных разря25 дов, шины 14 занесения информации извне.

Выходы регистров данных 1 и 2 оперативной памяти т подключены,ко входам сверток 4 н

5 соответственно, а также к части входов свертки б, остальные входы которой соединено ны с выходами адресных регистров 7. Выходы

333559

3 сверток 4, 6,11 6 со QHIIEIIbl co Bxol ам и o.tlo III преобразования 8 и с частью входов блока сравнения 9, к остальным входам которого подключены выходы тр 11ггеров 10. Управляющие входы блока преобразования 8 подключены,к,выходам «чтения» и «запись» дешифратора 11 режима работы памяти устройства управления 12. Одни выходы этого блока соединены со входами триггеров 10 контрольных разрядов, а другие — с кодовыми шинами 13 записи этl1х разрядов.

Регистры данных 1, 2 и регистры адреса 7 с помощью схемы 6 формирования контрольных разрядов по модулю g «сворачива1отся» совместно, и получившийся контрольный код с помощью блока преобразования 8 через кодовые шины 18 записи контрольных разрядов вместе с информационными разрядами регистров данных заносятся в определенную ячейку памяти, если был возбужден выход «запись» дешифратора 11 устройства управления 12.

В цикле чтения, после того как считанная информация из памяти 8 занесена в регистры данных 1 и 2, начинается контроль ее путем сравнения выходов свертки 6 по модулю g с выходами триггеров 10 контрольных разрядов в блоке сравнения 9.

После окончания сравнения сформированные с помощью сверток 4 и 5 по модул1о 2 контрольные разряды для отдельных регистров данных 1 и 2 с помощью блока преобразования 8 установятся в соответствующих триггерах 10 контрольных разрядов, так как будет возбужден выход «чтение» дешифратора 11 устройства управления 12, а значит сигналы будут только на тех выходах блока преобразования 8, которые подключены ко входам триггеров 10.

95 о

Таким образом, I3 дальнейшем нри 11cI)o" сылках информации из регистров данных в другие регистры процессора или в арифметическо-логическое устройство, эта информация будет уже контролироваться по модул1о 2.

При поступлении информации в регIIcTpl>l данных 1 и 2 извне (напри)1ер, из канала или арифметическо-логического устройства) контрольные разряды ее заносятся в триггеры 10 и контроль ее осуществляется с помощью блока сравнения 9 по принятому модулю.

Предмет изобретения

Устройство для контроля оперативной памяти, содержащее схему свертки по модулю 2, подключенную к регистрам данных памяти с триггерами контрольных разрядов, блок сравнения, подключенный к выходам триггеров контрольных разрядов регистров данных и к выходам схемы свертки по модулю 2, свертку по модулю g, отличающееся тем, что, с целью повышения эффективности контроля, оно содержит блок преобразован ия контрольных разрядов, входы свертки по модулю о подключены к выходам регистров данных и адреса, а выходы свертки по модулю д и свертки по модулю 2 соединены со входами блока преобразования контрольных разрядов и соответствующими входами блока сравне.ния, другие входы которого подключены к выходам триггеров контрольных разрядов, управляющие входы блока преобразования контрольного разряда подключены (к выходу)

«режим работы» устройства, выходы блока преобразования соединены со входами триггеров контрольных разрядов и с кодовыми шинами записи этих разрядов.

333559!

С оста в и тель Е. И в ан теев а

Техред 3. Тараненко Корректор Т. Бабакина

1 едактор Б. Нанкина

Загорская типография

Заказ 1958 Изд. К 440 Тира>к 448 . Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5