Устройство запрета

 

333706

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОУСКОМУ СВИДЕТЕЛЬСТВУ

Omaa Сеевтеетте

Свниаливтичееиюа

1 ее публии

Зависимое от авт. свидетельства №вЂ”

Заявлено 21.Vill.1970 (№ 1470791/26-9) М.Кл. Н ОЗЙ 19/00 с присоединением заявки №вЂ”

Яемитвт пе делаю изобретений и вирьнив ери Сввете Мииивтрва

СС6р

Приоритет— .Опубликовано 21.111.1972. Бюллетень № 11

Дага опубликования описания 21.IV.1972

УДК 681.3.055 (088.8) Автор изобретения

В. А. Соколов

Заявитель

УСТРОЙСТВО ЗАПРЕТА формации. Блоком 7 выдачи является, например, сдвигающий регистр.

Перед выдачей информации подается сигнал подготовки 8 в обмотки записи ячеек 2, 4 и 5.

5 Динамический триггер 1 служит для подготовки ячейки 5 в процессе выдачи информации и считывается кодом информации, поступающим в.обмотку записи выходной ячейки б. С последней код информации считывается синхроим10 пульсами 9, поступающими в обмотки считывания схемы «И» на ячейках 5 и б. Выход этой ненагруженной схемы «И» является выходом блока 7 выдачи.

Поэтому при большей нагрузочной способно15 сти предложенное устройство имеет незначительное запаздывание выдаваемой информации относительно синхроимпульсов 9.

Запрет выдачи информации осуществляется подачей сигнала в обмотки 10 и 11 гашения

20 ячеек 5 и 4, соответственно.

Блоком 7 выдачи могут быть не только сдвигающие регистры, но и дешифраторы, коммутаторы, преобразователи и т. д

Таким образом, достигается уменьшение за25 паздывания выдаваемой информации.

Предмет чзобретения

Устройство запрета, содержащее блок выда30 чи, динамический триггер и ячейку хранения

Изобретение относится к области импульс.ной техники и может быть использовано в дискретной аппаратуре электронной техники различного назначения.

Известно устройство запрета, содержащее блок выдачи, динамический триггер и ячейку хранения информации, выполненные на феррит-транзистЬрных модулях.

Однако в известном устройстве динамический триггер вносит задержку выда|ваемой информации и снижает нагрузочную способность блока выдачи информации.

Цель изобретения — уменьшение запаздывания выдаваемой информации, Достигается это тем, что ячейка хранения информации соединяется с выходной ячейкой — блока выдачи по схеме «И», выход которой является выходом устройства запрета, а выход динамического триггера подключен ко входу записи ячейки хранения информации.

На чертеже представлена функциональная блок-схема предложенного устройства.

Устройство содержит динамический триггер 1 на ячейках 2 — 4 и ячейку 5 хранения информации, выполненные на феррит-транзисторных модулях. Ячейка 5 соединена с выходной ячейкой б блока 7 выдачи по схеме «И», выход которой является выходом предложенного устройства. Выход динамического триггера 1 подключен ко входу записи ячейки 5 хранения ин1

Леса q,;

) ,. 1 г1,,< f yз:

1 „ б, у .. ..",:тс .г,.- ° 1

ЛЬ

333706 схеме «И», выход которой является выходом устройства запрета, а выход динамического триггера подключен ко входу записи ячейки хранения информации.

5 информации, выполненные на феррит-транзисторных модулях, отличающееся тем, что, с целью умень. пения запаздывания выдаваемой информации, ячейка хранения информации соединена с выходной ячейкой блока выдачи по

Соота витсль Л, Багян

Те«реп Т. Ускова

Корректор Н. Шевченко

Редактор Л. Маауронок

Заказ 2272 Изд. ¹ 429 Тираж 448 Под пи(свое

11ИИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб,,д. 4/5

Областная типография Костромского управления по печати

Г 7

1 ! . ! ! ! ! !

I

I !

I ! ! ! ! ! ! !

Устройство запрета Устройство запрета 

 

Похожие патенты:

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к вычислительной технике и интегральной электронике, а более конкретно - к интегральным логическим элементам СБИС и, в частности, к логическому элементу И-ИЛИ-НЕ на комплиментарных нормально закрытых полевых транзисторах с управляющими переходами Шоттки

Изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно к интегральным логическим элементам СБИС

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др

Изобретение относится к автоматике и вычислительной технике, обеспечивая функцию троичной логики

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к области вычислительной техники и интегральной электроники

Изобретение относится к вычислительной технике для реализации логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц
Наверх