Адаптивное устройство для передачи сообщений

 

О П И С А Н И Е 338898

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 27.11!.1970 (№ 1420242/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 15.V.1972. Бюллетень № 16

Дата опубликования описания 16.VI.1972

М. Кл. G 06i 5/06

Квинтет па делам изобретений и открытий при Совете Министров

СССР

УДК 681.325.63 (088.8) Автор изобретения

Р. T. Сафаров

Заявитель

АДАПТИВНОЕ УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СООБЩЕНИЙ

Предлагаемое устройство относится к области автоматики и телемеханики и может быть использовано при построении адаптивных многоканальных систем телеизмерения.

Известны устройства для передачи сообщений адаптивной многоканальной системы, содер>кащие коммутатор, аналого-цифровой преобразователь, устройство для сокрашения избыточности, блок адреса, синхронизатор и логические схемы для адаптации, Недостатком известных устройств является неравномерная загрузка канала связц из-за устранения избыточных отсчетов. .Предлагаемое устройство отличается тем, что в нем первый выход синхронизатора подключен к параллельно соединенным входам линии задер:кки и двух коммутаторов, первые выходы каждого из которых соединены со входами блоков адреса, а в-орые выходы— со входами аналого-цифровых преобразователей, выходы обоих блоков адреса и аналогоцифровых преобразователей связаны со входами блока суммарного сигнала; второй вход .первого аналого-цифрового преобразователя связан с первым отводом .I!!HHH задержки, а второй выход ссединен с первым входом устройства сокращения избыточности, второй вход которого связан со вторым отводом указанной линии задержки, а выход устройства сокращения избыточности соединен с параллельно включенными входами блока контроля и управления, второй вход которого связан со вторым выходом синхронизатора, блока адреса и аналого-цифрового преобразователя

5 первой группы параметров, а также с первым входом схемы «НЕТ», второй вход которой присоединен к выходу линии задержки, а выход подключен параллельно ко вторым входам блока адреса и аналого-цифрового пре10 образователя второй группы параметров.

Другим отличием предлагаемого устройства является то, что в блоке контроля и управления вход вентиля связан с выходом устройства сокращения избыточности, вход тригге15 ра — с выходом синхронизатора, а два выхода триггера соединены соответственно через вентиль и .дифференцирующую цепь со входамп счетчика, разрядные выходы которого подклточепы:o входам матрицы, часть располо20 жеппых подряд отводов которой присоединена к первой схеме «ИЛИ», другая часть, расположенная по одну сторону от указанных отводов, подключена ко второй схеме «ИЛИ», третья часть, расположенная по другую сто25 рону от первых отводов, присоединена к третьей схеме «ИЛИ»; к четвертой и последующей схемам «ИЛИ» подключено по два отвода, которые расположены на одинаковом расстоянии от первой гругпы отводов матрн30 цы; выходы .последних схем «ИЛИ» через дс45

65 лители соединены со,схемой «ИЛИ», выход которой годключен параллельно ко входам двух схем «И», второй вход, первой из кото рых связан с выходом у.гомяну той второй схемы

«ИЛИ», а второй вход второй схемы «И» соединен с выходом третьей схемы «ИЛИ», а выходы указанных схем «И», а также выход первой схемы «ИЛИ» присоединены ко входам формирователя управляющих сигналов.

Это позволяет построить адаптивно-циклическое устройство, в котором роль упругого буфера выполняет группа параметров, которые подготавливаются для передачи при циклическом опросе и Hp подвергаются устранению избыточности. Этим достигается равномерная загрузка канала связи и автоматическое регулирование его параметров.

На фиг. 1 дана блок-схема устройства.

Принцип работы устройства состоит в том, что имеется две группы параметров, подле>кащих передаче. Первая группа параметров поочередно подключается на вход первого кодирующего устройства,,представляется в виде последовательности периодически повторяющихся отсчетов (импульсов определепио11 амплитуды), которые затем кодируются. Затем избыточные отсчеты отбрасываются.

На фиг. 2,а показаны канальные интервалы, в течение которых могут передяватьс11 отсчеты, первой группы параметров (в данном случае их число равно 5). Заштрихованные участки соответствуют сушествепным, т. е. подлежащим передаче, отсчетам.

Вторая группа, параметров (на фпг. 2, б нх число равно 7) подвергается циклическому опросу, но Hp обрабатывается с целью устранения избыточных данных. Образовавшиеся

«окна» (незаштрихованные участки на фиг. 2,a) должны заполняться отсчетами из второй группы, которые совпадают по времени с образовавшимися «окнами». На фиг. 2,в приведен выходной сигнал системы, где имеет место одновременная передача параметров,,подвершихся сжатию, и параметров, опрашиваемых циклически.

Поскольку отсчеты обоих групп параметров располагаются в выходном кадре случайным образом, то каждый отсчет, как видно из фиг. 2,г, должен наделяться адресной частью.

Для сохранения точности восстановлен: я сообщений втсрой группы при изменении интенсивности потока существенных отсчетов первой группы необходимо контролировать степень заполнения кадра отсчетами .первой группы и регулировать параметры канала передачи.

На фиг. 3, а и фиг. 3, б показаны временные дия гряммы последОВятельности формирОВяния информационных U, и адресных А; групп для обоих групп параметров.

Предлагаемое устройство содер>кит синхронизатор 1, первый коммутатор 2, первый блок адресов 8, первый аналого-цифровой преобразователь 4, устройство сокращсния избыточности 5, линию задер>кки б, второй ком5

40 мутатор 7, второй аналого-цифровой преобразователь 8, второй блок адресов 9, схему

«НЕТ» 10, блок суммарного сигнала 11, блок контроля и у1правлепия 12, вентиль 18, счетчик 14, триггер 15, дифференцирующую цепь

lб, матрицу 17, первую 18, вторую 19, и третью 20 схемы «ИЛИ», четвертые, схемы

«ИЛИ» 21 — 28, первый 24, второй 25 и третий 2б делители частоты, пятую схему «ИЛИ»

27, первую 28 и вторую 29 схемы «И» и формирователь управляющих сигналов 80.

Устройство работает следу1ощим образом.

Выдаваемые синхронизатором 1 импульсы поступают на входы первого коммутатора 2, линии задержки б, второго коммутатора 7 и блока .контроля и у правления 12.

Сигналы коммутатора 2 в виде коммутирую;цих импульсов и элементов функций первой группы параметров поступают соответственно на входы блока адреса 8 и преобразователя 4. Устройство сокращения избыточнос1II 5 выдаст сигнал о существенности отсчета

II 2 ВхОды ОЛОКОВ 8, 4 H 10, IlpH существенном отс1етс кодовая группа, отображающая отсчет кя ко! 0-лиоо п я p a мстp а пep ВОЙ гpу<п пы, подастся на вход блока суммарного сигнала

11. Туда >ке подастся кодовая группа адреса (спгнал11 Л; и U;, А„и UÄ H др. фиг. 2, 6).

Одноврсме1 1о подается сигнал на вход схемы

«НЕТ» 10.

Если отсчеты первой группы оказываются нзоыточными, то снимаемые с выхода лини,I задержки б импульсы проходят через схему

«НЕT» 10 на входы второго преобразователя

8 и второго блока адреса 9, которые связаны с выходом коммутатора 7. При этом кодовые

I 1 I комбинации адресов (А, Al, А„и т. д., фиг. 2,6) и информация о величине отсчета

И, И1, И;„, фиг. 2,б) поступают на вход блока суммарного сигнала 11.

Блок контроля <и управления 12 работает следующим образом.

Кадровые сигналы синхронизатора 1 управля1от работой триггера 15, выраоатывающего импульс, равный длительности кадра, которым открывается вент>1ль 18. Через вентиль 18 на вход счетчика 14 поступают импульсы с выхода блока 5. В конце кадра:показания счетчика 14 считываются сигналами схемы lб.

Число, записанное на счетчике 14, равно числу существенных отсчетов в кадре. Это число (код),подается ня вход матрицы 17, к выходным шинам которой подключены схемы

«ИЛИ» 18 — 28. К схеме «ИЛИ» 18 подключена часть шин таким образом, что появление сигнала с выхода любой из них говорит о нормальном числе существенных отсчетов,в кадре. Сигнал с выхода схемы «ИЛИ» 19 говорит о том, что число существенных отсчетов в кадре меньше нормы, а сигнал схемы

«ИЛИ» 20 — больше нормы. Сигналы схемы

21 — 28 говорят о степени увеличения или уменьшения в кадре числа существенных отс;стон. Делители частоты 24 2б служат для

338898 деления частоты следования импульсов, снимаемых с выхода схем «ИЛИ» 21 — 28. Коэффициент деления делителя 24 больше, чем коэффициент делителя 25, а коэффициент делителя 25 больше, чем коэффициент делителя

26. Это сделано для того, чтобы случайные небольшие отклонения от нормы не вызывали формирования управляющего сигнала. Выходы схем «ИЛИ» 19 и 20 подаются соответственно на .первые входы, схем «И» 28 и 29, а на их вторые входы поступает сигнал с выхода схемы «ИЛИ» 27, ко входам которой подключены выходы делителей 24 — 2б. Выходы схем

«И» 28 и 29 поданы на вход формирования управляющего сигнала 80, курда подается также,выход схемы «ИЛИ» 18.

При увеличении частоты .появления существенных отсчетов появляются сигналы на выходе схемы «ИЛИ» 20, какой-либо из схем

«ИЛИ» 21, 22 или 28. В,результате с выхода схемы «И» 29 поступает сигнал о необходимости увеличения частоты начального опроса параметров, увеличении мощности передатчика и расширении полосы канала. Сигнал с выхода схемы «И» 28 требует уменьшения тех же .параметров .канала. Сигнал с выхода схемы «ИЛИ» 18 говорит о необходимости сохранения параметров неизменными.

Таким образом, устройство дает возможность передавать, информацию без задержки и с заданной точностью восстановления за счет регулировки, параметров канала. Во вторую .группу,параметров, которые передаются циклически, могут входить такие, которые не содержат значительной избыточности.

Предмет изобретен и я

1. Адаптивное устройство для передачи сообщений, содержащее коммутатор каналов, цифро-аналоговый преобразователь, устройство сокращения избыточности, соединенное с выходом цифро-аналогового преобразователя; блок контроля и у правления и синхронизатор, от.гичающееся тем, что, с целью обе спечения равномерности передачи данных в линию связи, оно содержит второй коммутатор каналов, второй аналогово-цифровой преобразователь, первый и второй блоки адреса, линию задержки, схему «НЕТ» и блок суммарного сигнала, первый и второй входы которого соединены,с выходами первого и вто5

Зо

50 рого аналогово-цифровых, преобразователей соответственно, а третий и четвертый входы соединены с выходами первого и второго блоков адреса соответственно; первый,и второй выходы коммутаторов соединены с первыми входами блоков адреса,и аналогово-цифровых преобразователей; второй вход первого аналогово-цифрового преобразователя соединен с первым, выходом линии задержки, а выход — с первым входом у стройства сокращения из быточности, второй вход которого соединен со вторым выходом линии задержки, а выход соединен со вторым входом первого блока адреса, с первым входом блока управления и контроля и с первым входом схемы

«НЕТ», второй вход которой соединен с третьим выходом линии задержки, а выход — со вторым входом второго аналогово-цифрового преобразователя и со вторым входом второго блока адреса; первый выход синхронизатора соединен со входом линии задержки и со входами коммутаторов, второй выход ,сшгхронизатора соединен,со вторым входом блока у правления и контроля.

2. Устройство по п. 1, отличающееся тем, что, с целью обеспечения автоматической дискретной регулировки .параметров канала, блок контроля,и управления содержит матрицу, делители частоты, .счетчик, схемы «И», схемы «ИЛИ», формирователь управляющих сигналов, вентиль и триггер, выходы которого через вентиль и дефференцирующую цепь соедине ны с входами счетчика, выходы которого подключены ко входам матрицы, три г руппы выходов матрицы соединены со входами первой, второй и третьей схем «ИЛИ» соот,ветственно, выходы первой группы соединены также с первыми входами четвертых схем

«ИЛИ», вторые входы которых соединены с третьей группой выходов матрицы, а выходы четвертых схем «ИЛИ» соединены со входами делителей частоты, выходы которых через пятую схему «ИЛИ» соединены с первыми входами первой и второй схем «И», вторые входы которых соединены с выходами первой и третьей схем «ИЛИ» соответственно, а выходы — с первым и вторым входами формирователя управляющих сигналов, третий вход которого соединен,с выходом второй схемы

«ИЛИ».

338898! ! ! !

t !

j ! ч

1 ! !

I !

l !

Составитель М. Аршавский

Техред 3. Тараненко

Редактор Л. Утехина

Корректор О. Тюрина

Типография, пр. Сапунова, 2

Заказ 1626/5 Изд. № 696 Тираж 443 Подписное

ЦНИИПИ Комитста по дслам изобретений и открьпий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4 5