Устройство для оценки качества дискретных каналов связи

 

339008

О П И CA Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 09 Ч11.1970 (№ 1455090 26-9) с присоединением заявки №

Приоритет

Опубликовано 15.Ч.1972, Бюллетень № 16

Дата опубликования описания 8 Ч1.1972

M. Кл, Н 041 1/10

Комитет по делам изобретений и открытий при Совете Миннстрав

СССР

УДК 621Д94.61(088.8) Автор изобретения

В. Ф. Кисоржевский

Заявитель

УСТРОЙСТВО ДЛЯ ОЦЕНКИ КАЧЕСТВА ДИСКРЕТНЫХ

КАНАЛОВ СВЯЗИ

Изобретение овносится к радиотехнике.

Устройство позволяет конпролировать качество каналов, связи по iHнформационным icHI налам без примененя контрольных сигналов, Известны устройства для оценки качества дискрепных каналов связи с переменными параметрами, содержащие сумматор, блок вычита ния, ссвадратичные детекторы, анализатор

H разделительную цепь, состоящую из кондеFIсатора н резистора, В качестве оцениваемых па раметров выбиРают некоторые физические характеристи ы гтвреда ваемых сигналов (амплитуда, частота и igrp.), а в качестве критериев оценки — ореднеквадратическое отклонение значений пр инятого параметра относительно порогового уровня и другие критерии.

Оцениваемые,па ра,метры недостаточно,полно характеризуют канал связ|и, кроме того, существует неопределенность .в выборе порогового уровня из-за недостатка а приорных сведений о параметрах входного сигнала.

На иболее полно характеризует канал связи величина отно ше ния мощности полезного сигнала к мощности шума на входе решающей схемы приемника.

Цель изобретения — повышение точнос ги измерения при одновременном упрощении устройства. Достигается она тем, что выход сумматора,предлагаемого устройства подключен к первому .входу, блока вычитания непосредсгвенно, ко второму входу — через разделительную цепь, причем выход блока вычитания и второй его вход подключены ко входу делите5 ля, выход последнего — к анализатору.

Блок-схема устрой ства представлена на чертеже.

Приемник д воич ных сигналов 1, принимающийй передаваему ю информацию и выде10 ляющий сигналы в тра|кт конт роля, состоит из блока усиления и преобразования 2, двух демодуляторов 8, решающей схемы 4. Сумма.тор 5 сможет быть выполнен на резисторах.

Разделительная цепь б для фильтрации ino15 стоянной соста вляющей в суммарном сигнале состоит яз конденсатоиа и резистора.

Блок вьгчита ния 7, определяюший разность между входным и величинахси, может быть выполнен на резисторах, 20 Два квадратичных детектора 8 для получения квадрата входной величины могут быть выполнены на диодах или у множителях.

Делитель 9, определяющий частное от деле25 ния сигнала, поступающего на первый вход, на сигнал, поступающий на второй .вход, может быть выполнен на транзисторах.

Анализатор 10 в соответствии с а|нализом входной величины выдает определенные сиг30 палы. В нем может быть реализована любая

339008 р тл л т е

4л т ея т,r,,л, /

/ . и

L !

Ф т

1

1 !. -: -" --ыл ф т е

Составитель Л. Рубинчик

Техред Е. Борисова

Редактор Б, Федотов

Коррекгор Т. Гревцова

Заказ 1770,1 Изд. № 657 Т,ираж 448 Подт1лсное

ЦНИ11ПИ Котиитста по дслаги изобретений и открытий при Совете Министров СССР

Москва, К-35, Раушская иаб., д. 4,5

Типография, пр. Сапунова, 2 логика предс1казания. Анализатор 1может быть выполнен на элементах дискретной TBxlHiFIKFI.

Работает устройство следующим образом.

Сигналы, соответствующие, посылкам «1» и

«О», с демодуляторов 3 прием ника 1 поступают на сумматор 5. Сигнал на выходе сумматора имеет постояййую составляющую,,пропорЯйональную уровню полезного сигнала, наложе нтную йа нее помеху. Разделительная цепь б отфильтровывает постоянную состазляющую. елиие яычитапия т иа,еуиыариеге сигнала вычитается сипнал, прошедший ветвь с,разделительной це пыо. Разностный сигнал на выходе блока 7, содержащий только постоянную составляющую суммарного сигнала, проходит 4овад ратичный детектор 8 и поступает на первый вход делителя 9. На второй вход этого делителя поступает,сипнал с выхода раздел ительной цепи б, прошедший второй квадратичный детектор. На выходе делителя получается сигнал, равный по величине отношению сигнал lllyiM на,входе решающей схемы 4 приемника 1. Этот сигнал поступает в анализатор 10 для принятия решения в случае выхода входной величины за пределы допускоз.

Предмет изобретения

Уст1ройство для оце н ки качества дискретных ка1налов связи с переменнь м и параметрами Ilo величине сипнал шум, содоржащее сумматор, l0 блок вычитания, квадратичные детекторы, анализатор н .разделительную цепь, состоящую из конденсатора и резистора, отличаюшееся TLì, что, .с целью повышения точности измерения при одновременном у|прощевии устройства, выход сумматора подключен (K первому .входу блока вычитания непосредственно, ко второму входу — через разделительную цепь, причем выход блока вычитания и второй его вход подключены через квадратичные детекторы ко

20 входу делителя, выход последнего подключении к анализатору.