Устройство для передачи сообщений с адаптивной дельта- модуляцией
349680
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства ¹
Заявлено 28.VIII.1970 (№ 1473024/26-9) с присоединением заявки №
Приоритет
Опубликовано 23.VIII.1972. Бюллетень ¹ 25
Дата опубликования описания 30Х111.1972
М. 1 л. Н 03k 13/22
Комитет по делам изобретений и открытий при Совете Министров
СССР
УД1» 621.376.5(088.8) Авторы изобретения
P. T. Сафаров, В. В. Гладченко и В. М. Морозов
Заявитель
УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СООБЩЕНИЙ
С АДАПТИВНОЙ ДЕЛЬТА-МОДУЛЯЦИЕЙ
Известно устройство для передачи сообщений с адаптивной дельта-модуляцией, содержащее блок вычитания, двоичный модулятор, интегратор и синхронизатор.
Цель изобретения — уменьшение погрешности аппроксимации исходных сообщений в процессе дельта-преобразования. Достигается она тем, что выход двоичного модулятора предлагаемого устройства подключен к параллельно соединенным первым входам умножителя и селектора посылок, второй вход которого подключен к синхронизатору, а выход— к,параллельно соединенным входам схемы совпадения и линии задержки. Выход последней подключен ко второму входу схемы совпадения, выход которой подключен к параллельно соединенным входам схемы «И» и счегчика совпадений. Выход счетчика через формирователь веса приращений, схему «И» и умножитель,подключен ко входу интегратора.
На чертеже изображена блок-схема предлагаемого устройства.
Устройство состоит из вычитающего блока 1, двоичного модулятора 2, интегратора 8, синхронизатора 4, селектора 5 групп однонолярных импульсов с числом посылок больше дву», линии задержки б, схемы совпадения 7, счетчика совпадении 8, формирователя веса приращений 9, умножителя 10, схемы «И» 11.
Устройство работает следующим образом.
Исходный (аппроксимируемый) сигнал подается на первый вход вычитающего блока 1, соединенного последовательно с двоичным модулятором 2, В вычитающем блоке формируется сигнал разности между исходным сигналом и сигналом аппроксимации, вырабатываемым интегратором 3, вход которого связан с умножнтелем 10, а вы»од — с вычитающим блоком 1. Разностный сигнал поступает в двоич10 ный модулятор, где в соответствии со знаком этого сигнала формируется последовательность импульсов «нуль» или «единица», несущих информацию о приращениях исходной функции в тактовых точкa»» Последователь15 ность импульсов «нуль» или «единица» подается в линию связи, на вход селектора 5 групп однополярных импульсов с числом посылок больше двух н на первый вход умножителя 10.
20 Селектор посылок выделяет группы с различным числом (больше двух) однополярных импульсов, которые поступают на первый вход схемы совпадения 7 и линию задержки б.
С вы»ода последней задержанные на два так25 товых интервала группы импульсов подаются на второй вход схемы совпадения, выход которой присоединен ко в»оду счетчика совпадений 8 и первому входу схемы «И» 11.
На выходе счетчика совпадений образуются
30 сигналы, соответствующие числу совпадений.
349080
Предмет изобретения
Составитель А. Горбачев
Техред Л. Богданова
Корректор Л. Царькова
Редактор Б. Федотов
Заказ 2679/18 Изд. № 1157 Тираж 406 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, )K-35, Раугпская наб., д. 4/5
Типография, пр. Сапунова, 2
)I
При поступлении этих сигналов в формироватдль веса приращений 9 в нем вырабатываются переменные напряжения, играющие роль коэффициентов, с помощью которых в умножителе 10 дискретно изменяются интегрируемые приращения.
Формирователь веса приращений связан со вторым входом умножителя 10 через схему
«И» 11, второй вход которой присоединен к выходу формирователя.
Когда формируемая на выходе двоиччого модулятора последовательность импульсов пе содержит серий посылок одного знака, длительность которых не превышает определенной величины (в нашем примере — две посылки), описанная схема выполняет функции обычного (или линейного) дельта-модулятора. При этом коэффициент передачи умножителя равен единице, Устройство для передачи сообщений с адаптивной дельта-модуляцией, содержащее блок вычитания, двоичный модулятор, интегратор и синхронизатор, отличающееся тем, что, с целью уменьшения погрешности аппроксимации исходных сообщений в процессе дельта-преобразования, выход двоичного модулятора подlO ключен к параллельно соединенным первым входам умножителя и селектора посылок, второй вход которого подключен к синхронизатору, а выход — к параллельно соединенным входам схемы совпадения и линии задержки, 15 выход последней подключен ко второму входу схемы совпадения, выход последней подключен к параллельно соединенным входам схемы «И» и счетчика совпадений, выход которого через формирователь веса приращений, 2О схему «И» и умножитель подключен ко входу интегратора.
