Патейшмнхшпййа^библиоте!?^ ';

 

ОПИСАН ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 24.!Ъ .1970 (№ 1434267/18-24) с присоединением заявки №

Приоритет

Опубликовано 13.1Õ.1972. Бюллетень № 27

Дата опубликования описания 26.1Х.1972.Ч. Кл. G 1lс 27/00

Комитет по делам изобретений и OTKpblJMll при Совете Министров

СССР

УДК 631.327(088.8) Авторы изобретения

Г. В. Басалаев, А. Б. Кметь, М. А. Раков и В. А, Тарасевич

Физико-механический институт AH Украинской ССР

Заявитель

УСТРОЙСТВО ДЛЯ ЗАПОМИНАНИЯ АНАЛОГОВОЙ

ИНФОРМАЦИИ

Изобретение относится к области вычислительной и измерительной техники и предназначено для использования в системах памяти аналоговой информации.

Известные устройства для запоминания аналоговой информации, содержащие соединенные последовательно компаратор, формирователь фазы, логический блок, зарядно-разрядную схему и запоминающий блок, выход которого соединен со входом компаратора, источники входного пилообразного и управляющих напряжений, не обладают достаточной точностью работы при увеличении требуемого времени запоминания, которое в то же время существенно зависит от параметров схемы.

В предлагаемом устройстве логический блок содержит двухвходовые и трехвходовую ячейки «И» и ячейки «ИЛИ», и выходы компаратора соединены через двухвходовые ячейки

«И» со входами зарядно-разрядной схемы непосредственно и через ячейку «ИЛИ», второй вход которой через трехвходовую ячейку «И» соединен с выходом формирователя фазы, а вход компаратора соединен через ячейку

«ИЛИ», входы которой подключены к выходам двухвходовых ячеек «И», с источниками входного и пилообразного напряжений, и источники управляющих постоянных напряжений соединены со вторыми входами двухвходовых и трехвходовой ячеек «И», третий вход которой соединен с нсточ|щком управляющего импульсного напряжения.

Это позволяет повысить точность работы устройства при увеличенном времени запохщнания и снизить ее зависимость от изменеш1я параметров устройства.

На чертеже показана функциональная схема устройства для запоминания аналоговой информации. Предлагаемое устройство содер10 жнт компаратор 1, формирователь фазы 2, трехвходовую ячейку «И» 8, зарядно-разрядну10 схему 4, запоминающий блок 5, двухвходовые s> Iåéêss «И» 6, 7, 8, 9, ячейки «ИЛИ»

10н 11, 15 Запоминающее устройство работает следующим образом.

Когда управляющее напряжение U)0, а (0 ячейки «И» 6, 8 и 9 открыты по вторым

2р входам Запоминаемый сигнал проходит на олин вход компаратора 1, на другой вход которого поступает напряжение с запоминающего блока 5. Выходы компаратора управляют зарядно-разрядной схемой 4, и напряжение на блоке 5 следит за входным сигналом. В этом случае схема работает как следящая система. Когда напряжение U(0 и U)0, то ячейки «И» 6, 8, 9 закрываются, а ячейки 7 и

8 открываются. 1-1а вход компаратора посту30 пает теперь вместо запоминаемого сигнала

351245

Предмет изобретения

Сосгавитель Е. Иванеева

Техред Е. Борисова

Редактор Е. Гончар

Корректор А. Васильева

Заказ 3206/17 Изд. № 1285 Тирах« 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 пилообразное напряжение, а на выходе его формирователь фазы формирует импульс, фаза которого пропорциональна уровню напряжения на запоминающем блоке 5. Этот импульс через ключ и зарядную схему 4 с частотой fi, производит коррекцию напряжения на блоке 5, сохраняя его тем самым неизменным. В этом случае устройство работает как запоминающая схема. Количество уровней напряжения на блоке 5, которые можно поддерживать неизменными таким способом, определяется отношением частот пилообразного напряжения и импульсов, поступающих на ключ.

Устройство для .запоминания аналоговой ин форма ции, содержащее соединенные последовательно компаратор, - формирователь фазы, логический блок, зарядпо-разрядную схему и запоминающий блок, выход которого соединен со входом компаратора, источники входного пилообразного и управляющих напряжений, отличагощееся тем, что, с целью повышения точности работы устройства, логический блок содержит двухвходовые и трехвходовую ячейки «И» и ячейки «ИЛИ», и выходы компаратора соединены через двухвходовые ячейки

«И» со входами зарядно-разрядной схемы непосредственно и через ячейку «ИЛИ», второй вход которой через трехвходовую ячейку «И» соединен с выходом формирователя фазы, а вход компаратора соединен через ячейку

«ИЛИ», входы которой подключены к выхо15 дам двухвходовых ячеек «И», с источниками входного и пилообразного напряжений, и источники управляющих постоянных напряжений соединены со вторыми входами двухвходовых и трехвходовой ячеек «И», третий вход

20 которой соединен с источником управляющего импульсного напряжения.