Пороговый логический элемент
354576
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Саветских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 18.Ч.1971 (№ 16Б7390/26-9) с присоединением заявки №
Приоритет
Опубликовано 09.Х.1972. Бюллетень № ЗО
Дата опубликования описания 9.XI.1972
М. Кл. Н 031с 19.4r2
Комитет по делам изобретемий и открытий при Совета Мимистров
СССР
УДК 6 81.326.66(088.8) ВСЕСОЮЗНАЯ
ИАТЕ11" 1т-: ..,.т1БСКАЯ библиотека МЬА
Автор изобретения
Б. А. Михайлов
Заявитель
ПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ
Изо бретение относится к вычислительной технике и автоматике и может быть использова но. для построения особо надежных структурно избыточных логических устройств посредством интегральной технологии.
Известные порого|вые элементы, использующие суммирование магнитных потоков в магнитопро водах различной конфигурации, отличаются нетехнологичностью и в них затруднительно применение интегральной техн ол оги.и.
Известные резистивно-транзисторные пороговые элементы с резисти в ньами схемами суммирования избыточных версий аргументов и активньпми пороговыми схелмами (амплитудными дискриминаторами) обладают недостаточно высоки ми корректирующими способностями из-за наличия только возбуждающих входов и при большом числе входов недостаточно технологичны.
Для расширения функциональных возмож|ностей предлагаемый поро|говый логический элемент содержит второй резистив ный сумматор и дополнительный транзистор в амплитудном дискриминаторе, база которого подключена к выходу IBTopoI резиcTHiBного сумматора и через резистор .к источнику напряжения смещения, коллектор — к базе первого транзистора амплитудного дискриминатора, эмиттер — через резистор к общей шине эле мента, причем эмиттер первого транзистора амплитуд ного дискрими натора через резисторы подключен к общей шине элемента и к источнику напряжения
5 смещения.
Это позволяет дополнительно корректиро.вать часть ошибок, обусловленных непра вильны ми соединениями входов порогового элемента с 1выходами, поставляющих избы10 точные |версии аргулме нтов других пороговых элементов структурно избыточных логических устройств, получать высокие корректирующие способности многовходового .порогового элемента при фактическом использо15 вании, благодаря выполнению резистивньтх схем суммирования заодно с включающими
iB себя резисторы этих схем,межэлементными связями более технологичной маловходоIBoH (например, двухвходовой) схемы запре02 та, а также согласовать величину порога резистивно-тр анзисторного порогового элемента с общей взвешенной суммой избыточных версий сигналов на возбуакдающих и тормозящих входах этого элемента при
25 представлении возбуждающих и тормозящих сигналов одинаковыми уровнями напря>кения.
На чертеже представлена схе»а предлагаемого порогового логического элемента.
30 Устройство содержит амплитудный ди354576
Предмет изобретения
1с 1
Составитель Д. Голубович
Техред T. Курилко
Редактор T. Иванова
Корректор Т. Китаева
Заказ 3680/6 Изд. № 1489 Тираж 406 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, )К-35, Раушская нгб., д, 4/5
Типографии, пр, Сапунова, 2 скриминатор 1, в котором источник напряжения Е,„смещения через резистор 2 подключен к соединенной с тор мозящим входом амплитуд ного дискриминатора базе транзистора 8 и через резистор 4 —;к эмиттеру транзистора 5, база .которого соединена с возбуждающи м входом амплитудного дискрими натора, и подключенные своими выходами к входам амллитудного дискриминатора резистивные сумматоры б и 7. Входы сумматора 6 являются возбуждающими вхо да ми,порогового логического элемента, входы сумматора 7 — тормозящи ми.
Устройство ра ботает следующим образом.
Если число, возбужденных входов сумматора б превосходит уро вень возбуждения и число возбужденных входов сумматора 7 меньше уровня торможения, напряже ние на базе транзистора 8 меныше .напряжения на его эмиттере, транзистор 3 закрыт, напряжение на базе транзистора 5 больше напряжения на его эмиттере, транзистор 5 открыт, и напряжение. "на выходе порогового логического элемента. соответствует его возбужденному состоянию.
Если число возбужденных входов сузмматора 7 превышает уровень торможения, напряжение на базе транзистора 8 больше напряжения на его эмиттере, транзистор 8 открыт и шунтирует выход сумматора б, транзистор 5 закрыт .независимо от числа,возбужден ных входо в сумматора, и напряжение на выходе порогового логического элемента соот ветст вует невозбужденному его состоянию. У величение напряжения Е„, смещения через резистор 4 повышает уровень возбуждения, а через резистор 2 понижает уровень торможения. Одинаковое изменение чисел возбужденных входов сумматоров б и
7 сораз|мерно меняет мощность сигнала на выходе сумматора 6 и шунтирующее действие транзистора 8, не,меняя, благодаря этому, состояния транзистора 5 и, следо1вательно, выходного состояния порогового логического элемента. Под уровнями воз буждения и торможения .здесь понимаются относитель|ные числа возбужденных,входов сумматоров б и 7, превышение которых обеспечивает при вышеописанных условиях соответственно возбужденное и невозбужденное выходное состояние порого1вого элемента.
Пороговый логический элемент, содержащий резистив ный сумматор и амплитудный дискриминатор на транзисторах, выпол|ненный. в,виде двухкаскадного усилителя с непосредствен|ной связью, причем 1выход резистивного сумматора соединен с базой первого транзистора амплитудного дискриминатора, отличающийся тем, что, с целью расширения функционалыных возможностей, о н содержит второй резистивный сумматор и дополнительный транзистор в а мплитудном дискриминаторе, база .которого подключена к выходу IBTopor резистивного сумматора и через резистор к источнику напряжения смещения, коллектор — к базе пе1р вого транзистора амплитудного дискриминатора, эм иттер — через рези стор .к об1щей ши не элемента, причем эмиттер перьвого транзистора амплитудного дискриминатора через резисторы подключении к общей шине элемента и к источнику налряжения смещения.
