Патент ссср 362348
ОП ИСАНИЕ
ИЗОбРЕТЕНИЯ
362348
Союз Советскик
Социалистических
Ресоублик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено ОЗ.Х1.1970 (М 1611021/18-24) с присоединением заявки №
Приоритет
М. Кл. G 1Ic 11/06
Комитет Ilo делам иаобротений и открытий при Совете ввинистров
СССР
Опубликовано 13.Х111972. Бюллетень № 2 за 1973
Дата опубликования описания 8.П.1973 ДК 681.327.66(088.8) Авторы изобретения А. Ф. Соколенко, Б. С. Севериновский, В. В. Карташев и В. П. Лепеха
Заявитель
ДОЛГОВРЕМЕННОЕ ЗАПОМИ НАЮЩЕЕ УСТРОИСТВО
Изобретение относится к области вычислительной техники и может быть использовано для хранения двоичной информации.
Известны долговременные запоминающие устройства (ДЗУ) трансформаторного типа для хранения двоичной информации. Известно ДЗУ диодно-трансформаторного типа с прямой прошивкой, в котором для хранения информации используются числовой куб, состоящий из нескольких числовых линеек, прошитых одним набором (жгутом) кодовых шин; адресная часть, состоящая, например, при трехкоординатной выборке информации, из трех адресных дешифраторов, адресных ключей, ключей, коммутирующих противоток, и шин противотока. При трехкоординатной выборке две координаты используются для дешифрации новых шин, третья координата используется для дешифрации числовой линейки и выборки шин противотока в соответствии с обратной функцией выборки числовых линеек.
Однако такие схемы имеют тот недостаток, что для создания противотока используются дополнительные ключи и цепи управления.
Так как ток считывания и противоток протекают по разным цепям, то необходимо согласование по времени и амплитуде. При некоторых возможных кодовых комбинациях амплитуда сигнала считывания изменяется в несколько раз. Так, при кодовой комбинации, когда в выбранной числовой линейке прошиты все единицы, а в невыбранных числовых линейках прошиты все нули, сигнал считывания будет минимальным из-за того, что нет перекачки энергии из цепи противотока в кодовую шину. Это связано с отсутствием индуктивной связи между кодовой шиной и шиной противотока, кодовая шина проходит снаружи, а шина
1р противотока — внутри сердечников запоминающих трансформаторов невыбранных числовых линеек, и нагрузка на кодовой шине — все запоминающие трансформаторы выбранной числовой линейки. Кроме того, при такой ко25 довой комбинации увеличивается индуктивная нагрузка по цепи противотока до количества
P (т — 1) запоминающих трансформаторов, где P — количество разрядов в числовой линейке; т — количество числовых линий. Это
20 накладывает ограничение на быстродействие
ДЗУ.
При кодовой комбинации, когда в выбранной числовой линейке прошита одна единица, а в невыбранных числовых линейках прошиты
2s все единицы, сигнал считывания будет максимальным, так как в этом случае индуктивная связь между кодовой шиной и шиной противотока будет максимальной (кодовая шина и шина противотока проходят внутри всех сер30 дечников запоминающих трансформаторов не362348 которых числовых линеек), и энергия противотока максимально передается в кодовую шину, а нагрузка кодовой шины — один запоминающий трансформатор выбранной числовой линейки.
Целью изобретения является повышение надежности устройства н повышение его быстродействия.
Поставленная цель достигается тем, что кодовые шины и шины противотока включены последовательно, причем сердечники запоминающих трансформаторов прошиты шинами противотока в соответствии с обратной функцией выборки числовых линеек, а параллельно обмотке считывания каждого запоминающего трансформатора включен диод, например, анодом к общей точке запоминающих трансформаторов, Схема ДЗУ при этом упрощается, т. к. не применяются дополнительные ключи, коммутирующие противоток, и уменьшается индуктивное сопротивление невыбранных числовых линеек в цепи тока считывания и противотока при любых кодовых комбинациях, т. к. в тех запоминающих трансформаторах невыбранных числовых линий, где кодовой шиной прошиты единицы, действие тока считывания полностью компенсируется противотоком, а в тех трансформаторах, где кодовой шиной прошит нуль, сигналы, полярность которых противоположна полярности выходного сигнала, закорачиваются параллельно включенным диодам, что позволяет увеличить быстродействие ДЗУ.
Принципиальная схема предлагаемого ДЗУ представлена на чертеже.
Долговременное запоминающее устройство содержит числовые линейки, состоящие из запоминающих трансформаторов 1 с обмоткой считывания 2, разрядные диоды 8, шунтирующие диоды 4, адресные ключи б, б, 7, кодовые шины 8, шины противотока 9 и адресные дешифраторы 10, 11, 12.
Количество числовых линеек и кодовых шин определяется емкостью устройства, а число шин противотока — количеством числовых линеек, На чертеже показаны только одна кодовая шина и шина противотока.
Запоминающие трансформаторы 1 числовых линеек прошиты одним набором (жгутом) кодовых шин 8. При трехкоординатной выборке, где координаты используются для дешифрации кодовых шин, которые включены в цепь адресных ключей б, 7, эмиттеры всех ключей
7 объединены и подключены к коллекторам ключей б. Третья координата используется для дешифрации числовых линеек, которые определяются выбранной шиной противотока
9. К выходам адресных дешифраторов 10, 11, 12 подключены адресные ключи б, б, 7. Шины противотока 9, коммутируемые адресными ключами 5, прошивают запоминающие транПредмет изобретения
Долговременное запоминающее устройство, содержащее адресные дешифраторы, выходы которых соединены со входами адресных ключей, кодовые шины, шины противотока и числовые линейки из запоминающих трансформаторов, отличающееся тем, что, с целью повышения надежности устройства и повышения его быстродействия, кодовые шины и шины противотока включены последовательно, причем сердечники запоминающих трансформаторов прошиты шинами противотока в соответствии с обратной функцией выборки числовых линеек, а параллельно обмотке считывания каждого запоминающего трансформатора включен диод, например, анодом к общей точке запоминающих трансформаторов.
60 сформаторы l числовых линеек в направлении, обратном направлению прошивки кодовых шин 8, в соответствии с обратной функцией выборки числовых линеек следующим образом: первая шина противотока прошивает все запоминающие трансформаторы числовых линеек аь а, a>,..., а„, кроме первой, вторая шина противотока прошивает все запоминающие трансформаторы числовых линеек, кроме
10 второй и т. д.
Обмотка считывания 2 каждого запоминающего трансформатора 1 зашунтирована диодом 4 и подключена к разрядному диоду 3.
В момент выборки информации из ДЗУ адl5 респые дешифраторы 11, 12 дешифрируют код адреса и включают три адресных ключа б, б, 7. При этом формируется импульс тока, протекающий по кодовой шине 8 и шине противотока 9; т. к. кодовая шина и шина противото20 ка включены последовательно, то ток при любой кодовой комбинации в кодовой шине равен току в шине противотока, причем для создания противотока не применяются дополнительные ключи и цепи управления. При счи25 тывании информации в запоминающих трансформаторах 1 невыбранных числовых линеек, в случае, если кодовой шиной 8 прошита единица, действие тока считывания полностью компенсируется действием противотока, что
50 уменьшает индуктивную нагрузку кодовой шины 8 и шины противотока 9 в невыбранных числовых линейках. В тех невыбранных числовых линейках, где кодовой шиной прошит нуль, возбуждается сигнал единицы обратной
З5 полярности, который закорачивается диодом
4, включенным параллельно обмотке считывания, что также уменьшает индуктивную нагрузку шины противотока 9 в невыбранных числовых линейках. Уменьшение индуктивной
40 нагрузки по цепи кодовой шины и шины противотока позволяет увеличить быстродействие
ДЗУ и количество кодовых шин.
362348
Составитель В. Гордонова
Техред T. Миронова Корректоры: А. Степанова и Л. Чуркина
Редактор Б. Нанкина
Типография, пр. Сапунова, 2
Заказ 233/14 Изд. № 1003 Тираня 404 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, )К-35, Раушская наб., д. 4/5
