Цифровая вычислительная машина

 

ЦИФРОВАЯ ВЫЧИСЛИТЕЛЬНАЯ МАШИНА, содержащая динамический накопитель, соединенный с арифметическим и управляющим устройством, устройство синхронизации с тактовым генератором и счетчиками разрядов и регистров, соединенными с арифметическим : управляющим устройством, .отличающаяся тем, что, с целью уменьшения общего количества оборудования, она содержит дешифратор состояния, блок коммутации, два элемента И иэлемент ИЛИ, причем входы дншифратора состояния соединены с выходами тактового генератора, счетчика регистров и счетчика разрядов, один из выходов дешифратора состояния соединен с входом блока коммутации, другой выход дешифратора состояния - с установочнь!м входом счетчика регистров; выходы блока коммутации соединены соответственно с одним из входов первого и второго элементов И, вторые входы которых соединены с выходом тактового генератора; выход первого элемента И соединен со счетным входом счетчика регистров; выход счетчика регистров ,-. подключен к одному из входов элемента ИЛИ, другой вход которого соединен с выходом второго элемента И, выход элемента ' ИЛИ соединен со входом счетчика разрядов.(Л,s

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4рц С 06 F 15/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ (21) 1467295/18-24 (22) 06.08.70 (46) 07.02.85. Бюл.Р 5 .(72) Б.Я.Фельдман, Б.И.Панферов, Ю.В.Птенцов и Л.П.Бондаренко (71) Институт электронных управляющих машин .(53) 681.323(088.8) (54)(57) ЦИФРОВАЯ ВЫЧИСЛИТЕЛЬНАЯ

КАШИНА, содержащая динамический накопитель, соединенный с арифметическим и управляющим устройством, устройство синхронизации с тактовым генератором и счетчиками разрядов и регистров, соединенными с арифметическим управляющим устройством, о т л и ч а ющ а я с я тем, что, с целью уменьшения общего количества оборудования, она содержит дешифратор состояния, блок коммутации, два элемента И и

„„SU„„366782

I элемент ИЛИ, причем входы дншифратора состояния соединены с выходами тактового генератора, счетчика регистров и счетчика разрядов, один из выходов дешифратора состояния соединен с входом блока коммутации, другой выход дешифратора состояния — с установочным входом счетчика регистров; выходы блока коммутации соединены соответственно с одним из входов первого и второго элементов И, вторые входы которых соединены с выходом тактового генератора; выход первого элемента И соединен со счетным входом счетчика регистров; выход счетчика регистров подключен к одному из входов элемента «з

ИЛИ, другой вход которого соединен с выходом второго элемента И, выход элемента ИЛИ соединен со входом счетчика разрядов, 366782

Изобретение относится к области вычислительной техники и может быть использовано при разработке цифровых машин последовательного типа, в которых регистры выполнены на основе динамического накопителя (магнитострикционные линии задержки, магнитные барабаны, диски и т.д.), Известны цифровые вычислительные машины, в которых регистры выполнены на основе динамического накопителя, в которых информационный пакет разделен на зоны так, что в первой зоне расположены первые разряды всех регистров, во второй зоне — вторые 35 и тде

Организация в машине сдвигов информации вправо (т,е. с опережением ранее прошедших через выход накопителя разрядов) связана при наличии 20 в машине нескольких регистров с необходимостью увеличения оборудования, идущего на создание сдвиговых цепей, составляющих значительный процент от общего оборудования машин 25 подобного типа.

Поэтому в таких машинах алгоритмы арифметических операций построены только с использованием левого сдвига информации. ЗО

Для выполнения четырех основных арифметических операций (сложения, вычитания, умножения и деления) необходимо иметь один дополнительный регистр (нолной или неполной разрядности в зависимости от алгоритмов операции). При выполнении операций дополнительный регистр вместе с одним из основных регистров образует ре- . гистр двойной длины, информация в котором сдвигается одновременно.

В известных устройствах дополнительный регистр расположен аналогичВ но остальным; каждый -й разряд регистра расположен вместе с -ми раэрядами остальных регистров, как описано выше, Организация сдвигов двойного регистра требует в этом случае дополнительного оборудования и времени, так как в обычных устройствах приходится двигать каждую половину по очереди.

Несмотря на кажущуюся простоту расположения арифметических регистров в накопителе, такая организация АУ име- 55 ет следующие недостатки. Во-первых, сдвиг двойного регистра на разряд влево осуществляется за два цикла движения информации в накопителе с промежуточным запоминанием на буферном регистре старшего разряда младшей половины двойного регистра.

Другими словами, организация сдвигов такого двойного регистра требует в упомянутых прототипах дополнительного оборудования и времени, так как приходится двигать каждую половину по очереди. Во-вторых, реализация алгоритмов выявления арифметическик операций с использованием такого левого сдвига в принципе не требует наличия сплошного регистра .длины 2 (или р + %, гдето (и ). К примеру, при получении частичных произведений в операции умножения необходимо вести сложение содержимых 2 и разрядного регистра (регистр частичных произведений), и и разрядного (регистра множимого).

В известных устройствах это осуществляется также за два цикла: в первом цикле происходит сложение младшей половины регистра частичных произведений с содержимым регистра множимого, во втором цикле — прибавление к старшей части регистра частичного произведения единиц и переноса из младшей, если таковой имееYся. Х.

Таким образом, и в этом случае требуется дополнительное оборудование и время.

С целью уменьшения общего количества оборудования в цифровой машине, регистры которой выполнены на основе динамического накопителя, вычислительная машина предложенной конструкции содержит дешифратор состояния, блок коммутации, два элемента И„ элемент ИЛИ, причем входы дешифратора состояния соединены с выходами тактового генератора, счетчика регистров и счетчика разрядов, один из выходов дешифратора состояния соединен с входом блока коммутации, другой выход дешифратора состояния— с установочным входом счетчика регистров; выходы блока коммутации соединены соответственно с одним из входов первого и второго элементов И, вторые входы которых соединены с выходом тактового генератора; выход первого элемента И соединен со счетнЫм входом счетчика регистров; выход счетчика регистров подключен к одному из входов элемента ИЛИ, другой вход

366782 которого соединен с выходом второго элемента И; выход элемента ИЛИ соединен со входом счетчика разрядов.

Такое построение машины позволяет изменять число регистров, принадлежащих последовательно расположенным зонам в накопителе.

Например, при использовании 0 -разрядных чисел первые и эон содержат по К регистров, а последующие зоны 10 только по одному регистру. Тогда можно рассматривать один регистр (двойной длины), состоящий из какоголибо К регистров первой части цикла накопителя и регистра второй части 15 цикла, разряды которого входят в одинарные зоны. Какой именно из К регистров вхоцит в состав длинного регистра, определяется моментом переключения блока коммутации, кото- 20 рый устанавливается дешифратором состояния системы синхронизации, включающей тактовый генератор, счет-. чики разрядов и регистров. При этом за

I один цикл движения инфовмации в накопи-- 25 теле легко осуществляется как сдвиг двойного регистра, так и сложение

0-разрядного регистра с регистром двойной линии.

На фиг. \ схематично изображена машина предложенной конструкции.

Она содержит динамический преобразователь 1, арифметическое управляющее устройство 2, тактовый генератор 3, первый элемент И 4, второй З5 элемент И 5, счетчик регистров 6, элемент ИЛИ 7, счетчик разрядов 8, дешифратор состояния 9, блок коммутации 10.

На фиг. 2 показана диаграмма 40 расположения информации в динамическом накопителе в частном случае для трех регистров и эпюры работы отдельных узлов устройства, где приняты следуюшие обозначения: 11 — на- 45 чальный строб; 12, 13, 14 - регистры динамического накопителя (13 — регистр двойной длины); 15, 16 — сосед" ние информационные циклы; 17 — зона срыва генерации; 18 — единичное 50 состояние блока коммутации; 19 — нулевое состояние блока коммутации;

20 — потенциал первого разряда, включающий первые разряды всех регистров дннамического накопителя; 21 — потен-55 циал П-го разряда (где и — число разрядов подсчета счетчика разрядов), включающий и -е разряды всех регистров накопителя; 22 — потенциал первого разряда, включающий первый разряд второй половины (старшие. разряды) регистра двойной длины 13; 23— потенциал р -го разряда, включающий только и -й разряд второй половины (старшие разряды) регистра двойной длины 13," 24, 25 — соответственно первая и вторая информационные части цикла накопителя.

Динамический накопитель 1 предлагаемой машины (см. фиг. 1) соединен с арифметическим управляющим устройством (АУУ), связанным с устройствам синхронизации.

Динамический накопитель "лужит для хранения информации и состоит из k. регистров длиной 0 разрядов, так чта каждая -ая зона (разряд) содержит регистров — первая часть цикла накопителя (24) и еще одного дополнительного регистра длиной также q разрядов ва второй части цикла (25), где каждан зона содержит лишь один регистр.

АУУ служит для выполнения в определенной последовательности операций над содержимым регистров динамического накопителя. Один из входов первого элемента И 4 соединен с выходом тактового генератора 3, другой вход элемента 1 4 соединен с одним из выходов блока коммутации 10, выход элемента И 4 соединен со счетным входом счетчика регистров 6. Первый элемент И 4 служит для подачи на счетный вход счетчика регистров 6 импульсов с тактового генератора 3.

Один из входов второго элемента

И 5 соединен с выходом тактового генератора, другой вход элемента И 5 соединен са вторым входом блока коммутации 10.

Выход элемента И 5 соединен с одним из входов элемента ИЛИ 7. Элемент И 5 служит для подачи на счетный вход счетчика 8 тактовых импульсов с тактового генератора 3. Счетчик 6 регистров соединен со вторым входом элемента ИЛИ 7. Счетчик 6 служит для выдачи регистровых импульсов при работе в первой информационной части цикла накопителя (24) и для цыдачи потенциала регистра двойной длины при работе во второй части цикла (25).

Выход элемента ИЛИ 7 соединен со счетным вхадоя счетчика 8.

366782

Фиг.2

ВНИИПИ Заказ 302/1 Тнваж 7 10 Подписное

Филиал ШШ Патент, т.унтород, ул.Проектная, я

Элемент ИЛИ 7 служит для подачи на счетный вход счетчика 8 регистровых импульсов (работа в первой. части цикла) или тактовых импульсов (работа по второй части цикла), 5

Счетчик 8 служит для пересчета на h разрядов и управления дешифратором 9, а также АУУ 2.

Входы дешифратора 9 соединены с выходами счетчиков 6 и 8, а также

10 с тактовым генератором 3, один из выходов дешифратора подключен к установочному входу счетчика 6; а другой выход — к входу блока 10.

Дешифратор 9 служит для подготовки 1 системы синхронизации машины при работе,в режимах первой части цикла и второй.

Блок 10 служит для переключения системы синхронизации одного режима работы, например 24, в другой — 25.

Машина работает следующим образом.

Обозначим предварительно составляющие двойного регистра символами

А и и А1р одинарные регистры В, С и

25 т.дер где индекс "К" относится к первой информационной части цикла (24), а индекс "1" — ко второй (25). Сохраним указанную систему регистров, тагда в первой половине цикла накопителя (24) счетчик регистров работает, а во второй половине цикла (25) сохраняет состояние, определяемое номером регистра двойной длины.

Таким образом цепи АУУ 2 и соответственно цепи динамического накопителя 1, управляемые сигналами А (регистр двойной длины), работают в течение всего цикла накопителя (например, сдвиг двойного регистра), а управляемые потенциалы, В, С, и т.д. — только в течение первой информационной части цикла накопителя.

В начале цикла накопителя сигнал дешифратора состояния 9 устанавли- вает блок 10.в такое состояние, что тактовый генератор 3 непосредственно работает через элемент И 4 на счетчик 6, который, в свою очередь, работает на счетчик 8.

По окончании первой части цикла 24 дешифратор 9 переключает блок 10, отключая тем самым тактовый генератор 3 от счетчика 6,, и подключает тактовый генератор 3 к счетному входу счетчика 8 и устанавливает счетчик 6 в состояние, соответствующее регистру двойной длины.