Разрядный формирователь

 

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Совета»из

Социалистически»

Республн»

Зависимое от авт. свидетельства ¹â€”

Заявлено 21.Х11.1970 (№ 1606562, 18-24) с присоединением заявки ¹â€”

Приоритет—

Опубликовано 15.11.1973. Бюллетен ¹ 11

Дата опубликования описания 20.11 .1973

М. Kë, 611с700

Комитет по делаю изобретениб и открытий при Совете б1инистрсв

СССР,Ъ ДК 681.327.11 (088.8) -41

В. П, Чернышев и К. П. Чухриенко -" 1 З 1 б:=, .:;-оте;на МБА

Авторы изобретения

Заявитель

РАЗРЯДНЫЙ ФОРМИРОВАТЕЛЬ

Изобретение относится к запоминающи м устройствам.

В известном разрядном формирователе, содержащем входное устройство, .выполненное на однокаскадном усилителе, выходное устройство,,выполненное на транзисторах р — и — р- и и — р — и- типов, резисторы, имеется межкаскадный трансформатор связи, который искажает фронты импульса записи, ограничивает быстродействие, увеличивает суммарную задержку и ограничивает степень возможной интеграции, запоминающих устройств на

МОП-транзисторах. Кроме того, разрядный формирователь с межкаскадной трансформаторной связью не может быть непосредственно соединен с комплексом логических схем управления по трактам записи и считывания.

В предлагаемом разрядном формирователе, с целью улучшения фронтов импульса записи,,повышения быстродействия формирователя, обеспечения непосредственной с вязи с кам плексом логических схем управления и повышения степени интеграции, входное устройство содержит схему «ИЛИ», выполненную на двух транзисторах и — р — и- типа, включенных по схеме с общим эм иттером и общей коллекторной нагрузкой, входы которой соответственно соединены с входами записи и считывания и с резисторами смещения, однокаскадный усилитель, выполнен по схеме с общим эмиттером на транзисторе n — р — и- типа, база ,которого через резистор соединена со входом записи, транзисторы выходного устройства соединены псследовательно, причем к их коллекторам подсоединены нагрузочные ре.зисторы, общая точка соединения которых подключена к шине разрядной линии, база транзистора и — р — и- типа соединена с выходом схемы «ИЛИ», база транзистора р — n — ртипа соединена через резистор связи с выходом однокаскадного усилителя, а переход база — эмиттер зашунтирован резистором утечки.

На чертеже представлена принципиальная электрическая схема предлагаемого разряд ного формирователя.

Разрядный формирîBBòåëü состоит из входного и выходного устройств. Входное устройство 1 формирователя содержит логическую схему «ИЛИ» 2, выполненную на двух транзисторах 8, 4 n — р — и- типа с общей коллекторной нагрузкой 5, двумя базовыми резисторами б, 7 и двумя резисторами 8, 9 смещения, общие точки связи которых соединены соответственно со входами записи 10 и считывания 11, и однокаскадный усилптель 12 сигналов записи, выпал эмиттером на транз резистором 14 связи резистором 15, втор

ЗС со входом 10 запис

370649 торов 8, 9 смещения и коллекторной нагрузкой 5 подсоединены к плюсу источника питания + Е„являющегося источником питания комплекса логических схем управления разрядным формирователем.

Выходное устрой ство 16 формирователя .вьэполнено на двух последовательно соединенных транзисторах типа 17 р — п — р- и 18 и— р — и- типа с нагрузочными резисторами 19, 20

B коллекторных цепях, общая точка связи которых подключена к шине 21 разрядной линии, база транзистора 18 п — р — и- типа соединена с выходом схемы «ИЛИ» 2, база транзистора 17 р — и — р- типа через резистор связи — с выходом однокаскадного усилителя, его эмиттер — с плюсом источника + Ел питания с более высоким потенциалом, а переход база — эмиттер зашунтирован резистором

22 утечк.и.

Разря дный формирователь работает следующим обра зом.

В статическом состоянии, т. е. при отсутствии сигналов за писи и считывания, транзисторы 8, 4, И и 17 находятся в режиме отсечки, а транзистор 18 — в режиме насыщения.

На шину 21 разрядной линии поступает потенциал, практически равный — E, разрядная линия соединена с землей. В результате заряжается .паразитный .конденсатор между стоком и подложкой МОП-транзистора триггера запоминающего устройства, подключенного к данной разрядной линии (на чертеже не показан).

При поступлении импульса на вход 10 записи входного устройства 1 разрядного формирователя транзисторы 8, 18 и 17 переходят в режим насыщения, а транзистор 18— в режим отсечки. На шину 21 разрядной линии поступает сигнал + Е„-, емкость сток— подложка разряжается .по цепи: подложка

МОП-транзистора запоминающего устройства, источник + Ел, коллектор — эмиттер транзистора 17, сток МОП-транзистора. По окончании входного сигнала за писи в схеме восстана вливается исходное состояние транзисторов: транзисторы 8, 4, 18 и 17 возвращаются в режим отсечки, а транзистор 18 — в режим насыщения, и на шине 21 разрядной линии появляется потенциал — E

При считывании кода «!» на вход 11 считывания входного устройства 1 поступает импульс считывания (потенциал входа 11 практически становится равным +Еб), транзистор 4 переходит в режим насыщения, а транзистор 18 выходного устройства — в режим отсечки. Состояние остальных транзисторов разрядного формирователя остается исходным, т. е. транзисторы 8, И и 17 находятся в режиме отсечки. Емкость сток — подложка разряжается теперь через разрядную линию, адресные МОП-транзисторы разрядной линии, открытый МОП-транзистор триггера за поминающего устройства, принадлежащего к вы бранному слову памяти. В слули плечо триггера запоминающего уст/б .)

I !

) !

1 !

1

I !

I

1 !

45

Заказ 186/684

Тираж 576

ЦНИИПИ и открытий

Москва, 65

35 ройства заперто, ток практически не возникает и считывается код «0». Если же указан.ное плечо открыто, то через разрядную линию начинает протекать ток и считывается код «1».

Предмет изобретения разрядный формирователь, содержащий входное устройство, выполненное на однокаскадном усилителе, выходное устройство, выполненное на транзисторах р — а — р- и и †p †итипов, резисторы, отличающийся тем, что, с целью повышения быстродействия формирователя и улучшения фронтов импульса залиси, входное устройство содержит схему

«ИЛИ», выполненную на двух и — р — п- транзисторах, включенных по схеме с общим эмиттером и общей коллекторной нагрузкой, входы которой соответственно соединены с входами записи H считывания .и с резисторами смещения, однокаскадный усилитель выполнен по схеме с общим эмиттером на транзисторе и — р — п- типа, база которого через резистор соединена со входом записи, транзисторы выходного устройства соединены последовательно, причем к их коллекторам подсоединены нагрузочные резисторы, общая точка соединения которых подключена к шине разрядной линии, база транзистора п — р — п- типа соединена с выходом схемы «ИЛИ», база транзистора р — п — р- типа соединена через резистор связи с выходом однокаскадного усилителя, а переход база — эмиттер зашунтирован резистором утечки.

1 т ! в )) -д

1.

22

/2

8 - — —, 1 1 л 1 ! 11 ,7 .г

1 1

II

I. )!

)!/6 i, /6 3 11

1,

1 2s !, )!

0 „

1!

6

)l

В

111 !! iiI)

1 lI I

)) // 11 !

Составитель В. Рудаков

Редактор .Г. Полякова Текред T. Курилко

Корректор И. Божко

Изд. № 220

Подписное

Комитета по делам изобретений при Совете Министров СССР

)К 35, Раушская иаб., д. 4/5

Тип. Харьк. фил. пред. «Патент»