Устройство приема двоичных сигналов со случайной многолучевой структурой

 

О П И С А Н И Е 37797!

ИЗОБРЕТЕНИЯ

Союз Соввтскнз

Сециалистическиз

Реолублик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ /Л =т 1

1, )

---: -"- - " 1

М. Кл. Н 041 1/ОО

Зависимое от авт. свидетельства №

Заявлено 04.XI.1970 (№ 1492068/26-9) с присоединением заявки №

Приоритет

Опубликовано 17ЛУ.1973. Бюллетень № 18

Дата опубликования описания 28Х1.1973

Комитет ло делам изаоретений и открытий ори Совете Министров

СССР

УДК 621.394.62(088.8) Автор изобретения

О. 10. Гертиг

Заявитель

УСТРОЙСТВО ПРИЕМА ДВОИЧНЫХ СИГНАЛОВ

СО СЛУЧАЙНОЙ NLHOfOJIY×ÅÂOÉ СТРУКТУРОЙ

Изобретение относится к области радиотехники и может быть использовано в системах коротковолновой телеграфной связи с движущимися объектами.

Известны устройства приема двоичных сигналов со случайной многолучевой структурой, содержащие входную цепь, синхронизатор, секционную линию задержки с корреляционными вычислителями в каждом отводе, сумматоры, селектор сравнения и линейные вычислители, каждый из которых состоит из последовательно включенных сумматора и перемножителя на два входа.

Однако эти устройства конструктивно сложны.

С целью упрощения аппаратуры при приеме однополярных сигналов в предлагаемом устройстве выходы корреляционных и линейных вычислителей подключены к суммирующим входам последующих линейных вычислителей группами все сразу с выбыванием по одному со стороны максимальных номиналов задержки, а умножающие входы линейных вычислителей соединены с выходами ближайших по задержке корреляционных вычислителей, которые не включаются в данную цепь суммирования и умножения, причем входы линейных вычислителей, умножающие входы которых остаются свободными, связаны через сумматор со входами селектора сравнения.

На чертеже приведена блок-схема предложенного устройства.

Входная цепь 1 устройства предназначена для предварительной селекции и усиления сигналов. Ее выход соединен со входом секционной линии 2 задержки и со входом синхронизатора 3.

1р Отводы секционной линии 2 задержки, предназначенной для временного разделения лучей сигнала, располагаются на интервале, равном интервалу корреляции используемых телеграфных сигналов. Общая задержка равна максимально возможной величине запаздывания последнего луча относительно первого, Выходы линии 2 задержки соединены с корреляционными вычислителями 4.

Синхронизатор 8 формирует опорные сигна2р лы корреляционных вычислителей 4 и определяет момент разрешения приема селектором 5 сравнения.

Корреляционные вычислители 4 вычисляют взаимокор реляционные функции принимае2s мых и ожидаемых сигналов. Сигнальные вхо ды корреляционных вычислителей 4 соединены с выходами линии 2 задержки, а опорные входы — с выходами синхронизатора 8, откуда на каждую группу корреляционных вычис8ц лителей подаются сигналы одного из ожида37797 1

ЗО

40

65 емых телеграфных сигналов (например, «посылка» или «пауза» в бинарной системе).

Выходы корреляционных вычислителей 4 для одноименных сигналов подключены к суммирующим входам последующих линейных вычислителей б группами; на один линейный вычислитель — все сразу, на другой— все, кроме выхода корреляционного вычислителя 4 в отводе линии 2 задержки с максимальным значением задержки и т. д. с выбыванием по одному со стороны максимальных номиналов задержки. Кроме того, выходы корреляционных вычислителей 4 соединены с умножающими входами ближайших по задержке линейных вычислителей б, в последовательную цепь которых до этого выход данного корреляционного вычислителя не включался.

Линейные вычислители б выделяют комбинации принятых лучей путем их взаимокорреляционного перемножения. Суммирующие входы начала цепи линейных вычислителей б соединены с выходами корреляционных вычислителей 4.

Выходы всех предшествующих линейных вычислителей б, умножающие входы которых связаны с корреляционными вычислителями 4, подключены к суммирующим входам последующих линейных вычислителей группами: все сразу и с выбыванием по одному со стороны максимальных номиналов задержки.

Выходы линейных вычислителей б, умножающие входы которых остаются свободными, соединены с сумматорами 7. Последние предназначены для объединения выходов линейных вычислителей б одного телеграфного сигнала («посылка» или «пауза»). Если применяются не бинарные, а многоосновные сигналы, то число групп корреляционных вычислителей 4, связанных с ними линейных вычислителей б и сумматоров 7 равно основанию кода. Выходы сумматоров 7 подключены к селектору 5 сравнения.

Селектор 5 сравнения предназначен для разрешения приема того сигнала, у которого сигнал сумматора 7 наибольший. Сигнальные входы селектора 5 сравнения, число которых равно основанию кода, соединены с выходами сумматоров 7, а синхронизирующий вход— связан с синхронизатором 8.

Устройство работает следующим образом.

Пришедший многолучевой сигнал поступает в линию 2 задержки, где па некоторых отводах в моменты времени, заданные синхронизатором 8, возникают сигнал и шум, а на большинстве отводов — только шум.

На выходах корреляционных вычислителей 4, где есть лучи сигнала, напряжение в среднеквадратическом больше, чем на тех, где есть только шум. Выходные сигналы этих вычислителей связаны с треугольной матрицей 8 линейных вычислителей б, перемножаrotaей сигналы корреляционных вычислителей 4 по одному, по два и т. д. всеми ожидаемыми сочетаниями.

Так на линейном вычислителе б, суммирующие входы которого связаны со всеми корреляционными вычислителями 4 своей группы, умножающий вход оказывается свободным, а на выходе этого линейного вычислителя присутствует линейная комбинация всех сигналов корреляционных вычислителей 4, подаваемая далее на сумматор 7.

На выходах линейных вычислителей б первой строки матрицы 8 имеются все возможные произведения сигналов корреляционных вычислителей по два; все эти выходы объединяются линейным вычислителем б, у которого оказывается свободным умножающий вход, поэтому его выход соединен с сумматором 7.

На выходах линейных вычислителей б второй строки матрицы 8 имеются все возможные произведения сигналов корреляционных вычислителей по три, они объединяются соответствующим линейным вычислителем б и поступают на сумматор 7 и т. д, При такой обработке произведения малых сигналов корреляционных вычислителей 4 (только шум) становятся еще меньше, а произведения больших сигналов (сигнал, суммированный с шумом) — относительно возрастают.

Таким образом, наибольшим является произведение сигналов корреляционных вычислителей 4, на которых имеются сигналы лучей, суммированные с шумом. На выходах корреляционных вычислителей 4 других сигналов напряжение определяется только действием шума, так как телеграфные сигналы выбираются ортогональными.

Селектор 5 сравнения принимает тот сиг нал, выходной эффект сумматора 7 для котс рого наибольший.

Предмет изобретения

Устройство приема двоичных сигналов со случайной многолучевой структурой, содержащее входную цепь, синхронизатор, секционную линию задержки с корреляционными вычислителями в каждом отводе, сумматоры, селектор сравнения и линейные вычислители, каждый из которых состоит из последовательно включенных сумматора и перемножителя на два входа, отличающееся тем, что, с целью упрощения аппаратуры при приеме однополярных сигналов, выходы корреляционных и линейных вычислителей подключены к сум; мирующим входам последующих линейных вычислителей группами все сразу с выбыванием по одному со стороны максимальных номиналов задержки, а умножающие входы линейных вычислителей соединены с выходами ближайших по задержке корреляционных вычислителей, которые не включаются в данную цепь суммирования и умножения, причем входы линейных вычислителей, умножающие входы которых остаются свободными, связаны через сумматор со входами селектора сравнения.

37797 1

Составитель Н. Степанов

Техред А. Камышникова

Корректор О. Усова

Редактор Т, Морозова

Заказ 1742)13 Изд. № 14!8 Тираж 678 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2