Умножитель частоты

 

379969

О П И С А Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 11.V1.1971 (№ 1667620/26-9) с присоединением заявки №

Приоритет

Опубликовано 20.1У.1973. Бюллетень № 20

Дата опубликования описания 4.VI I.1973

М. Кл. Н ОЗЬ 19/00

Комитет по лелем изобретений н открытий при Совете Министров

СССР

УДК 621.374.4(088.8) Авторы изобретения

В. И. Близнин, А. И. Ворожейкин, И. P. Добровинский, E. А. Ломтев и В. М. Шлянди

Пензенский политехнический институт

Заявитель

УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к умножителям частоты и может быть использовано в автоматике, электроизмерительной и вычислительной технике.

Известен умножитель частоты, содержащ ий последовательно соединенные счетчик, интегратор и несколько двухполупериодных выпрямителей с подключенными к их выходам через разделительные конденсаторы усилителями.

Недостаток известного умножителя частоты заключается в том, что при изменении частоты входного сигнала нормальное функционирование умножителя начинается после окончания с необходимой точностью процесса установления постоянной составляющей напряжения на разделительных конденсаторах, особенно на первом, емкость которого должна быть большой, что обусловливает большое время переходного процесса.

Целью изобретения является повышение быстродействия умножителя частоты при изменении частоты входного сигнала, Это достигается тем, что выход счетчика подключен параллельно ко входам дополнительного интегратора и дифференцирующего усилителя, выходы которых через ключ соединены со входом эмиттерного повторителя.

Параллельно входу эмиттерного повторителя подключена запоминающая емкость, а выход его подключен параллельно ко входам двух эмиттерных повторителей, вккюченных в цепь питания усилителей. Выход дифференцирующего усилителя через схему задержки соединен со вторым входом дополнительного интег5 ратора.

На фиг. 1 представлена блок-схема умножителя частоты; на фиг. 2 — временные диаграммымы, поясняющие его работу. умножитель частоты содержит последова10 тельно соединенные счетчик 1, интегратор 2, двухполупериодные выпрямители 3 — 5 с подключенными к их выходам соответственно через разделительные конденсаторы б — 8 усилителями 9 — 11, дополнительный интегратор 12, 1S дифференцирующий усилитель 18, ключ 14, схему задержки 15, запоминающую емкость

lб и эмиттерные повторители 17 — 19.

Выход счетчика 1 подключен параллельно ко входу дополнительного интегратора 12 и

20 дифференцирующего усилителя 13. Выходы интегратора 12 и усилителя 18 через ключ 14 соединены со входом эмиттерного повторителя 17, параллельно входу которого подключена запоминающая емкость lб. Выход эм иттер25 ного повторителя 17 параллельно подключен ко входам эмиттерных повторителей 18 и 19, включенных в цепь питания усилителей 9 — 11.

Выход дифференцирующего усилителя 18 через схему задержки 15 соединен со вторым

30 входом дополнительного интегратора 12. Вы379969 ходное напряжение умножителя снимается с усилителя 11.

Умножитель частоты работает следующим образом.

Входной сигнал f,x (фиг. 2, а) поступает на вход счетчика 1, который формирует сигналы прямоугольной формы (фиг. 2, б) со скважностью, равной «двум», поступающие на входы интеграторов 2 и 12. Интегратор 2 формирует импульсы треугольной формы, поступающие на двухполупериодный выпрямитель 8, с выхода которого снимаются сигналы с частотой в два раза большей, чем на его входе.

Последние усиливаются усилителем 9, снова выпрямляются в последующих последовательно включенных каскадах выпрямителей и усилителей.

Дополнительный интегратор 12 выполняет функцию линейного преобразования период— напряжение (фиг. 2,в) . В конце периода входного сигнала /, срабатывает дифференцирующий усилитель И (фиг. 2,г) вызывающий отпирание ключа 14. В результате запоминающая емкость lб заряжается до напряжения, равного И„, интегратора 12 (фиг.

2, д). С выхода эмиттерного повторителя 17 снимается постоянное напряжение, пропорциональное постоянной составляющей напряжения треугольной формы, поступающего на разделительные конденсаторы б — 8. Импульс с дифференцирующего усилителя 18, пройдя через схему задержки 15 (фиг. 2, е), разряжает емкость интегратора 12 до «нуля».

В третий период входной частоты U„,- описанные процессы повторяются, причем если напряжение И„, интегратора меньше напряжения на запоминающей емкости, то последняя разряжается до выходного значения напряжения интегратора. Таким образом, напряжение на выходе эмиттерного повторителя

17 корректируется с учетом значения периода входной частоты через каждые два периода последней. Сигнал с выхода эмиттерного повторителя 17 поступает на входы эмиттерных повторителей 18, 19, которые включаются в цепь питания усилителей и используются в качестве управляемых источников напряжения.

Эмиттерные повторители 18, 19 вырабатывают напряжения +Ио и — Ию, равные по величине постоянной составляющей, в результате чего напряжение во всех точках усилителей смещается па величину Ио относительно земли. Тогда при изменении постоянной составляющей напряжения на входной обкладке конденсатора такое же напряжение прикладывается к выходной обмотке, что исключает перезарядку конденсатора. Смещение напряжения на выходной обкладке происходит не синхронно с изменением постоянной составляющей, а через время, равное двум периодам входной частоты и поэтому время переходного процесса устройства равно двум периодам входной частоты.

Для уменьшения времени переходного процесса не только в первом каскаде усиления, но и в остальных, все усилители подкючаются к эмиттерным повторителям 18, 19. Это не вызывает нарушения режима работы умножителя, поскольку изменение значения постоянной составляющей на всех разделительных конденсаторах одинаково.

Предмет изобретения

Умножитель частоты, содержащий последовательно соединенные счетчик, интегратор и несколько двухполупериодных выпрямителей с подключенными к их выходам через разделительные конденсаторы усилителями, отличающийся тем, что, с целью повышения его

oblcTpoJpAcTBHB при изменении частоты входного сигнала, выход счетчика подключен параллельно «о входам дополнительного интегратора и дифференцирующего усилителя, выходы котор".х через ключ соединены со входом

40 эмиттерного повторителя, параллельно входу последi;era подключена запоминающая емкость, а выход эмиттерного повторителя параллельно подключен ко входам двух эмиттерных повторителей. включенных в цепь пи45 тания усилителей, причем выход дифференцирующего усилителя через схему задержки соединен со вторым входом дополнительного ,интегратора.

379969

Редактор В. Левятов

Типография, пр. Сапунова, 2 г д

Составитель Г. Челей

Техред Г. Дворина Корректоры: Н. Прокуратова и Е. Талалаева

Заказ 1737/11 Изд. № 1420 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4/5