Устройство для оценки распределения вероятностей случайных процессов

 

О П И С А Н И Е 387391

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

- Республик.,13в (.1:, Зависимое от авт. свидетельства №

М. Кл. G 06g 7/52

G 061 15/36

Заявлено 23.1Ч.1971 (№ 1647854/18-24) с присоединением заявки №

Приоритет

Опубликовано 21.VI.1973. Бюллетень № 27

Дата опубликования описания 1б.Х.1973

Государственный комитет

Совета Министров СССР аа делан изобретений и открытий

УДК 681.325:36(088.8)

681.3.658.56 (088.8) Автор изобретения

В. Н. Соболев

Заявитель

УСТРОЙСТВО ДЛЯ ОЦЕНКИ РАСПРЕДЕЛЕНИЯ

ВЕРОЯТНОСТЕЙ СЛУЧАЙНЫХ ПРОЦЕССОВ

Изобретение относится к специализированным вычислительным устройствам, предназначенным для измерения статистических характеристик случайных процессов.

В основе широкого круга задач статистического исследования технологических процессов, систем управления и контроля лежит требование одновременной оценки как условных, так и безусловных функций и плоти остей распределения вероятностей процессов, характеризующих объекты исследования. При о|пределении характеристик процессов в условиях нормальной эксплуатации объектов, когда время наблюдения процессов ограничивается до минимально возможного, определяемого затратами на соор и обработку статистических данных, широкое распространение полу чили непараметрические методы оценки статистических характеристик. Эти методы дают возможность оперативно оценивать статистические характеристики случайных процессов на ограниченном интервале наблюдения. В частности, в сочетании с методами текущего сглаживания они позволяют приближенно оценивать статистические характеристики относительно «гладких» нестационарных случайных процессов по одной реализации.

Известно устройство для измерения условной плотности вероятности одного случайного процесса относительно значений другого случайного процесса. Однако известное устройство осуществляет измерение только условной плотности вероятности и только стационарных случайных процессов отри условии их стационарной связанности. Измерения при этом проводятся методом последовательного статистического анализа, в каждом цикле которого измеряется только одна ордината условной плотности вероятности, поэтому время анали10 за, а, следовательно, и продолжительность времени наблюдения процессов в объекте исследования растут пропорционально числу измеряемых ординат условной плотности вероятности.

15 Предлагаемое устройство позволяет по реализации двух относительно «гладких» нестационарных случайных процессов, длительность которых соизмерима с временем измерения одной ординаты условной плотности

20 вероятност т случайных процессов в известном устройстве, определять как условные функции и условные плотности распределения вероятностей процессов, так и их безусловные функции и плотности распределения вероятностей. Этодо25 стигается тем,что предлагаемое устройстводополнительно содержитдва блока сглаживания, матрицу интеграторов, коммутатор, интегратор, включенн ые таким образом, что в процессе поступления на устройство статистической

30 информации обеспечивается ее текущее сгла387391

m„(t) = i I x()d-., т

td T

m (t) = — ) д()d, т

65 живание, накопление и последующее вычисление функций распределения вероятностей н плотностей распределения вероятностей исследуемых процессов.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит блоки сглаживания 1 и 2, амплитудные селекторы 8 и 4, блок управления 5, матрицу интеграторов б, блок умножения 7, коммутатор 8, регистратор 9, интегратор 10 и блок умножения 11.

Исследуемые сигналы подаются на блоки сглаживания 1 и 2, каждый из которых состоит, например, из интегратора средних значений и сумматора, построенных на усилителях постоянного тока. Выходы блоков сглаживания соединены с амплитудн(ыми селекторами

8 и 4 и двумя входами блока управления 5.

Амплитудные селекторы — десятиканальные устройства с общим входом. Каждый канал( амплитудного селектора состоит из верхнего амплитудного селектора, нижнего амплитудного селектора, двух формирующих устройств и вычитающего устройства. Выходы амплитудных селекторов соединены с двумя входами матрицы интеграторов б. Третий вход матрицы интеграторов соединен с выходом блока управления, а выход ее подключен к коммутатору 8, второй вход которого подключен к блоку управления. Матрица интеграторов, управляющее устройство и коммутатор представляют собой известные устройства. Выход коммутатора подключен к инте)-ратору 10, гостроенному на усилителе IIOстоянного тока с глубокой отрицател)ьной обратной связью. Выходы интегратора подсоединены к блоку. управления и к одному из ьходов блока умножения 11, второй вход которого связан с блоком управления, а выход — с регистратором 9. Блок умножения представляет собой типовое аналоговое устройство, осуществляющее нелинейное преобразование сигн)алов а и Р на его входах в соответствии с формулой — — ((> + )а — (— 3)аI с

В качестве регистратора в предлагаемом устройстве может быть использовано любое из широко распространенных в вычислительной технике цифропечатающих устройств.

Второй вход регистратора через блок умножения 7 соединен с выходом блока управления устройства. Блок умно>кения 7 представляет собой типовой усилитель постоянного тока с измен(яемым коэффициентом усиления.

Программа работы )предлагаемого устройства разделяется на два этапа:

1) Первичная обработка и накопление исходной информации.

2) Оценка распределения вероятностей случайных процессов, Работа устройства на первом этапе состоит в том, что исследуемые случайн)ые процессы

X(t) и Y(t) поступают в блоки сглаживания 1 ю

40 и 2, где осуществляется их текущее сгл аживание методом скользящей средней. Текущие значения математических ожиданий, определяемых интеграторами средних значений, в соответствии с выражениями +т где Т вЂ” интервал текущего сглаживания, поступают на один из входов сумматоров блоков сглаживания, н)а второй вход которых подаются исследуемые процессы X(t) и Y(t).

Сумматоры блоков сглаживания осуществляют одновременно с текущим сглаживанием процессов изменение их динамического диапазона до величины )-5 в. При этом коэффициенты усиления К) и К2 сумматоров фиксируются блоком управления 5. С выходов сумматоров сигналы идут в амплитудные сел)екторы

Л и 4, которые преобразуют их в импульсы напряжения, длительности которых пропорциональны времени пребывания сигналов в пределах коридоров амплитудных селекторов. С выходов амплитудных селекторов импульсы напряжения поступают на входы матрицы интеграторов б. Матрица интеграторов состоит из 10 строк и 10 столбцов (по числу каналов амплитудных селекторов). Строчи)ые входы интеграторов, расположенных в одной и той же строке матрицы, подключены к входной шине строки соответствующего канала ам(плитудного селектора сигнала X(t) таким образом, что входная шина первой строки матрицы соединена с выходом первого кан(ала амплитудного селектора, входная шина второй строки — с выходом второго канала амплитудного селектора и так далее до десятой строки.

Столбцевые входы интеграторов, расположенных в одноименном столбце матрицы интеграторов, подключены к входи(ой шине столбца.

Столбцевые входные шины подкл)ючаются к соответствующим 10-ти выходам амплитудного селектора сигнала У(/).

Осуществлением данной коммутации выходов амплитудных селекторов с матрицей интеграторов обеспечивается в процессе поступления исходных сигналов интегрирование в матрице интеграторов счетных импульсов, поступающих с генератора импульсов управляющего устройства на третий вход матрицы интеграторов. Таким образом, в интервале наблюдения процессов X(t) и Y(t) в матрице интеграторов фиксируются частости v; совместного появления событий, определяемых неравенствами:

I Х1 мин (((Х (а) ((l Ху макс (е (У! мнн 1 ((У (Г) ((1 У1 макс з где % мнн. Yj мин Xi макс У> макс максималь.

387391

/(х11у,) =

У (л) Е5

v;

Ьх

t=1

10 (хю У1) = и

F(gj1х,-) = — ъ

1 %.1

a=1

f(x,) =, 10

f(g)=

1=1

1(х1У ) = лг11 1,. 1 ные и минимальные уровни ограничения i-ro и j-го каналов амплитудных селекторов, а в счетчике импульсов блока управления число импульсов N, соответствующее интервалу наблюдения.

По окончаниии первичной обработки и накопления информации (в виде частостей 1)) в матрице интеграторов осуществляется вычисление функций и плотностей распределения вероятностей случайных процессов.

Вычисление безусловных функций распределения вероятностей случайных процессов, или вероятностей P событий, определяемых неравенствами

Е (х,) =- Р (х () (х,(, (У;) = wig(t)(gj1

Р(х,, у ) = Р(x(t)(х„у(/) (у,)) выполняются предлагаемым устройством по следующим формулам:

10 i Г0 Г0

Р(х,)= — „,, У=

j=1 a=1 1 =1 /=1

1)(у) ч,, — 1, i— = 1 а вычисление условных функций распределения вероятностей случайных процессов

F(х;1у,) = Р (х(t)(х,; у(t) = уД

F (g j1 х,) = P (x (t) = x„g (t) у,,1 по формулам

1 1

Вычисление плотностей распределения вероятностей случайных процессов (условных н безусловных), соответствующих приведенным функциям распределения вероятностей, производится по формулам:

/(х;, У)) ")1

1 Е f(х) 10

Ь)У,:, где шири Eia коридоров амплитудных селекторов 8 и 4 в соответствии с принятым числом каналов (10) и динамическим диапазоном сигналов (55)Ьх= Лу = 1

Программа работы устройства задается блоком управления. Рассмотрим вычисление оценки распределения вероятностей в соответствии с приведенными соотношениями.

Вычисление одномерно"; функции распределения вероятностей случайного процесса. Остановимся на примере вычисления функции F(xi).

При вычислении это "l функции по команд блока управления начинает работу коммутатор 8, который последо»ательно один за другим подключает выходы интеграторов первой строки матрицы. начиная с первого интегратора, ко входам интегратора 10. По окончании обхода интеграторов первой строки коммутатор начинает обход ингеграторов второй строки и заканчивает работу после годключення к выходу интегратора матрицы, расположенному на пересечении 1-:l строки и десятого столбца. К этому моменту напряжение на «ыходе интегратора !О соста«нт гслнчнну, про! 10

П О Р ЦИО Н а Л Ы! У lO . : > ...) ТО и а П Р Я! К Е и l!v

1) 1

011OH)l«Elllll работы 1 ом»1уTBTOp3 на первый г ;0" блока умно>кения 11. На «торой вхо, блока умн окення поступает напря1 сжение поог)орцно)»аль»с с E.åëll)lllllå — с»ыхода блока уп;.авлення. Это напряжение формируется путем подачи напряжения, пропорционального N, с выхода счетчика на вход нелинейного элемента блока управления, построенного на усилителе постоянного тока и имеющего статическую характеристику в виде обратной функции. Таким образом, на входах блока умножения действуют напряжения

1 1

U = У .ис1= —, ) ;, .,1 2 к=11=1 которые после перемножения фиксируются регистратором 9. В это же время на регистратор поступает напряжение, пропорциональное величине аргумен)та функции раапределения

F(x;), формируемое блоком умножения 7. Работа блока умножения 7 при этом состоит в том, что напряжение, пропорциональное ко::ффициенту усиления К,, усиливается в х; раз, где x, — величина, пропорциональная нагря>кению в серединке i-го коридора амплитуд)дного сел)ектора и определяемая в соответствии со следующей таблицей:

387391

Номер коридора

1 2

3 4 5

6 7

8 9 10

Коэффициент усиления

4,5 3,5

2,5 1,5 0,5

2,5 3,5 4,5

0,5 1,5

Подобным образом осуществляется вычисление .всех ординат функции F(x;), i = 1, 2,...,!О и регистрация результатов вычислений одновременно с регистрацией реального значения аргумента, составляющего величину

К1.х;.

Аналогичного этому осуществляется вычисление функции Р(у,). Разница состоит лишь в том, что коммутатор осуществляет обход интеграторов матрицы по столбцам, начиная с интегратора первой строки первого столбца до интегратора десятой строки j-го столбца матрицы.

Вычисление двумерной функции распредел ения вероятностей случайного процесса производится следующим образом.

Коммутатор по команде блока управления осуществляет построчно обход интеграторов матрицы, начиная с интегратора первой строки первого столбца и кончая интегратором

«-й строки j-го столбца. Переключение коммутатора на,новую строку матрицы осуществляется всякий раз, когда он подключает ко входу интегратора десятый выход j-го интегратора матрицы. К концу обхода всех интеграторов, расположенных в прямоугольнике, ограниченном /-й строкой и /-м,столбцом в интеграторе 10 накапливается напряжение, прог у порциональное величине 5, „, которое а=1а=

1 после умножения .на величину — в блоке умN ножения 11 аналогично описанному выше фиксируется регистратором. Одновременно регистрируются аргументы х .К„у1-К„поступающие в регистратор из блока управления через блок умножения 7.

Рассмотрим вычисление условных функций распределения вероятностей на примере функции F (x /у;). Коммутатор в этом случае по команде блока управления последовательно подключает выходы интеграторов 1-ro столбца матрицы, начиная с интегратора 1 — / ко входу интегратора 10. К моменту обхода всех

i-интеграторов /-ro столбца регистратор зафиксирует величину, пропорциональную произведению напряжений .1 на выходе интеграa=1

1 тора и —, поступающего в блок умножения с

N блока управления. Одновременно фиксируются величины х; К и у;.К2, поступающие на регистратор с блока умножения. Вычисление функции Р(у;/х,) осуществляется аналогично описанному при обходе коммутатором интеграторов «-й строки, 10

Вычисление плотности распределения вероятностей, например f(x,), осуществляется следующим образом. В интеграторе 10 во время работы коммутатора производится суммирование напряжен ий, пако пленных в интеграторах

IO

«-й строки матрицы. Напряжение g i;; умноj= l жается блоком умножения 11 на напря«кение, 1 пропорциональное величине —, поступающее

N с блока управления, и результат фиксируется регистратором. На второй вход регистратора поступает с блока умножения 7 напряжение, прямо пропорциональное величине х; К, которое также фиксируется. Вычисление плотности /(у;) выполняется аналогично. При вычислении двумерной плотности распределения вероятностей f(x,, у,), интегратор 10 работает в режиме усиления с коэффициентом усиления, равным единице. В эгом случае коммутатор через интегратор 10 |подключает выход интегратора i — j к первому входу блока умножения 11, .на второй вход которого с блока уп1 равления поступает напряжение величины — .

Регистратор фиксирует результат перемноже1 ння величины v,. и — одновременно с величинами х, К и у,"К2, поступающими из блока умножения 7.

Рассмотрим на примере функции f (у;/х;) работу устройства при вычислении условных плотностей распределения вероятностей случайных процессов. С началом работы коммутатор осуществляет последовательное подключение к интегратору 10 интеграторов 1-го столбца матрицы, после чего напряжение, IO про порциональное g v

После этого коммутатор че,. ез интегратор 10, который при этом работает как усилитель с коэффициентом усиления «1», подает на первый вход блока умножения напряжение v;; с выхода интегратора 1 — / матрпцы, а на второй вход блока умножения при этом поступает

1О напряжение величины, гу, полученное пос1=-«

10 ле прохождения напряжения ;. с выхода

j I интегратора блока управления через нелинейный элемент. Результат вычисления /(у,/ ) фиксируется регистратором одновременно величинами х; К1 и у; К2, поступающими в

387391

Составитель Э. Сенина

Техред Т. Курилко

Редактор С. Авдеева

Корректоры: Е. Сапунова и Н. Стельмах

Заказ 2709/7 Изд. № 703 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2 регистратор с выхода блока умножения 7. Вычисление функции ((х,!у,) производится аналогичным образом.

Таким образом, включение в известное устройство дополнительно блоков сглаживания, матрицы интеграторов коммутатора, интегратора при надлежащей их коммутации дает возможн ость устройству вычислять по реализациям стационарных и относительно «гладких» нестационарных случайных процессов как условные, так и безусловные функции и плотности распределения вероятностей этих процессов. Одновременно с расширением класса исследуемых случайных процессов за счет накопления исходной информации в матрице интеграторов сокращается по сравнению с известным устройством необходимая продолжительность времени наблюдения случайных процессов.

Предмет изобретения

Устройство для оценки распределения вероятностей случайных процессов, содержащее амплитудные селекторы, блок управления, первый выход которого через коммутатор подключен к интегратору, первый выход которого подключен к блоку управления, второй выход — к первому блоку умножения, выход которого подключен к первому входу регистратора, второй выход блока управления через второй блок умножения соединен со вторым входом регистратора, третий выход блока уп10 равления подключен к первому бл оку умножения, отличающееся тем, что, с целью расширен ия класса решаемых задач, оно дополнительно содержит матрицу интеграторов и два блока сглаживания, входы которых под15 ключены ко входным клеммам устройства, первые входы блоков сглаживания через соответствующие амплитудные селекторы соединены с матрицей интеграторов, вторые входы блоков сглаживания подключены к соответст20 вующим входам блока управления, выход которого соединен с,соответствующим входом матрицы ин|теграторов, выход которой подключен к коммутатору.