К авторскому свидетельствум. кл. н 03k 23/00удк 681.3.055(088.8)

 

Г

ОПИСАНсИ»Е

ИЗОБРЕТЕНИЯ

395987

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

М. Кл. Н 031с 23, 00

Заявлено 13,Х1.1970 (№ 1490483, 26-9) с присоединением заявки №

Приоритет

Опубликовано 28.Vill.1973. Бюллетень № 35

Дата опубликования описания 14.1.1974

Гасударственный комитет

Совета Министров СССР па делам изобретений и открытий

УДК 681.3.055(088.8) Авторы изобретения

Г. Ф. Руденко и Ю. И . Пискун

Заявитель

УСТРОЙСТВО КОНТРОЛЯ ДЕЛИТЕЛЕЙ ЧАСТОТЫ

Изобретение может быть использовано в системах автоматики, телемеханики, вычислительной техники, в технике связи и других областях.

В известном устройстве контроля счетчиков, содержащем интеграторы, триггер Шмитта и логическую схему «И», при изменении частоты следования импульсов на входе контролируемого делителя в сторону увеличения схема контроля выдает сигнал аварии делителя. Кроме того, схема не может работать в широком диапазоне температур и нуждается в настройке.

Предлагаемое устройство не имеет этих недостатков и отличается от известного тем, что оно содержит логические и-входовые схемы

«ИЛИ» — «HE» и две логические (п+1)-входовые схемы «И», где пчисло триггеров контролируемого делителя, причем один из выходов каждого триггера контролируемого делителя соединен с одним из входов первой схемы

«ИЛИ» — «I IF» и с одним из входов первой схемы «И», а другой — с одним из входов второй схемы «ИЛИ» — «НЕ» и с одним из входов второй схемы «И»; выход первой и второй схем

«ИЛИ» — «НЕ» подключен соответственно к одному из входов второй и первой схем «И», наличие перепадов напряжения на .выходе которых свидетельствует об исправности делителя.

На чертеже приведена прннцшьиальная схема предлагаемого устройства контроля делителей частоты.

Устройство состоит пз двух логи«1ескпх схем

5 «ИЛИ» — «НЕ» 1 и 2 и двух логических схем

«И»8н 1.

На чертеже приведена схема контроля делителя для случая, когда выходные сигналы счетчика имеют отрицательную полярность.

10 Г1остроение схемы основано на том, что при исправных элементах делителя его триггеры за время одного цикла обязательно бывают и двух противоположных состояниях (состояние «1» и состояние «0»).

15 При расшифровке состояний одновременно проверя!от как наличие низкого уровня напряжения на одном пле.е триггера делителя, так и наличие высокого — на другом.

В случае правильной работы делителя в оп20 ределеннын промеж ток времени на выходах триггеров делителя 1, ..., к, ..., и будет.низкий уровень напряжения, и соответственно на выходах 1, ..., к, ..., п — высокий уровень напряжения. При этом на выходе схемы «ИЛȻ—

25 «НЕ» 1 оудет низкий уровень напряжения, поступающего на схему «И» 8, на выходе которой также будет низкий уровень напряжения (п р и M p 110 р а в н о с 1- «ц p: Е «) .

Через некоторый промежуток времени низ30 кий уровень напряжения будет на выходах 1, ..., 395987

Предмет изобретения

Составитель А. Дедюхин

Тсхред Е. Борисова

Редактор Т. Иванова

Корректор Н. Учакина

Заказ 3602/18 Изд. ¹ 923 Тираж т80 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 к,..., и, а высокий уровень напряжения — на выходах 1, ..., к, ..., и. Низкий уровень напряжения с выхода схемы «ИЛИ» — «HF»Z поступает на вход схемы «И» 4, и в этом случае низкий уровень отрицательного напряжения будет на выходе схемы «И» 4.

В промежутке между указанными состояниями на выходах схем «И» 8 и 4 будет высокий уровень напряжения.

Отсутствие перепадов напряжения на выходе одной или обеих схем «И» (8 и 4) свидетельствует о неисправности делителя частоты.

Устройство контроля делителей частоты, выполненное на логических элементах, отличаюи1ееся тем, что, с целью устранения частотной и температурой зависимости, а также необходимости ее настройки, оно содержит две и-входовые схемы «ИЛИ» — «НЕ» и две (n+1)вхадовые схемы «И», где и — число триггеров контролируемого делителя, причем один из входов первой схемы «ИЛИ» — «HE» и первой схемы «И» соединен с одной,из выходных шин каждого триггера контролируемого делителя, а другая выходная шина каждого триггера контролируемого делителя соединена с одним из входов второй схемы «ИЛИ» — «11Е» и с одним из входов второй схемы «И», выходы первой и второй схем «ИЛИ» — «HE» подключены соответственно к одному из входов второй и первой схем «И», выходы которых являются выходами устройства.