Устройство передачи телеметрической информации

 

О П И C А-Н И Е»

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства X:

Заявлено 19.1Т.1971 (¹ 1652745/26-9) с присоединением заявки №

Приоритет

Опубликовано 28.VIII.1973. Бюллетень ¹ 35

Дата опубликования описания 11.1.1974

Ч Кл. Н 041 17) 02

Гасударственный комитет

G0BBTB Министров СССР аа делам изааретений и открытий

УДК 621 376 6(088 8) Авторы изобретения

В. А. Скрипко и В. А. Лагуткин

Заявитель

УСТРОЙСТВО ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ

ИНФОРМАЦИИ

Изобретение относится к технике передачи дискретной информации и может быть использовано в адаптивных системах радиотелеметрии.

Известны устройства передачи телеметрической информации, содержащие преобразователь аналог — код, выход которого подключен непосредственно к буферному регистру и через управляемый коммутатор ко входам схемы «И», выход которой, в свою очередь, подключен ко входам схемы «НЕ» непосредственно и через ячейку памяти, а выход схемы

«НЕ» подключен к считывающему входу буферного регистра, причем ко входам сброса буферного регистра и ячейки памяти подключен синхронизатор.

Такие устройства обладают избыточностью, снижающей помехозащищенность передаваемой информации и эффективность использования каналов связи.

Цель изобретения — повышение помехозащищенности передаваемой информации и эффективности использования каналов связи.

Это достигается тем, что выход буферного регистра подключен ко входам сумматора непосредственно и через последовательно соединенные канальный регистр и инвертирующий блок. Кроме того, к считывающему входу канального регистра подключен выход схемы

«НЕ», а выход сумматора подключен к одному входу выходного регистра непосредственно и ко второму входу — через параллельно соединенные инвертор и дополнительную схему «И».

5 На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит буферный регистр 1, преобразователь 2 аналог — код, сумматор 8, канальный регистр 4, линию задержки 5, схе10 му «НЕ» б, синхронизатор 7, инвертирующий блок 8, схему «И» 9, выходной регистр 10, инвертор 11, схему «И» 12, управляемый коммутатор 18 и ячейку памяти 14.

Буферный регистр 1 параллельного дейст15 вия состоит из а разрядов и предназначен для промежуточного хранения измеренного значения величины параметра. На вход буферного регистра 1 поступает а разрядное число из прсобразователя 2 аналог — код, а

20 выход его соединен с а разрядными входамп сумматора 8 и канального регистра 4. Кроме того, буферный регистр 1 имеет вход считывания, который через линшо задержки 5 соединен с выходом схемы «НЕ» б, и вход сбро25 са, на который поступают импульсы с синхронизатора 7. Линия задержки 5 необходима для временной развязки входной и выходной информации в канальном регистре 4. Канальный регистр также состоит из а разрядов и

30 предназначен для хранения величин последне,395995

5 ю

60 го квантованного уровня, который был передан в канал связи для регистрации приемнорегистрирующим комплектом, при этом г разрядный выход канального регистра 4 через инвертирующий блок 8 подсоединен к сумматору 8, а вход считывания подключен на выход схемы «НЕ» 6.

Инвертирующий блок 8 имеет а ипверторов (по числу разрядов числа) и преобразует параллельный прямой код в обратный. Сумматор 8 предназначен для выполнения операции сложения двух чисел, поступивших на его вход из буферного регистра 1 в прямом коде, а из канального регистра 4 — в обратном, Разность по и цепям с выхода сумматора 8 поступает на вход схемы «И» 9, а знаковый выход сумматора 8 подключен к одному из разрядов выходного регистра 10 непосредственно, а ко второму — через инвертор 11.

Кроме того, ко второму разряду выходного регистра подключен выход схемы «И» 9. Выходной регистр может быть включен на вход передатчика, автономного регистратора или какого-либо промежуточного накопителя ппф ормации.

В момент «N+1» измерения аналоговая величина измеряемого параметра поступает на вход преобразователя 2 аналог — код, а синхронизатор 7 выдает в ячейку памяти 14 импульс считывания.

Из ячейки 14 памяти код («1» или «О») поступает на вход запрета схемы «НЕ» 6, а преобразованная в код величина параметра с выхода преобразователя 2 — на вход буферного регистра 1 (три произвольно выбранных разряда этого преобразователя соединены со входом схемы «И» 12). Если на один из входов поступает код «О», то на выходе схемы

«И» 12 образуется код «О», который записывается в ячейку памяти 14. Управляющая команда на выходе схемы «НЕ» б отсутствует и тактовый импульс с синхронизатора, поступающий на вход сброса буферного регистра

1, возвращает его в исходное состояние, т, е. все разряды регистра устанавливаются в нулевое состояние.

В момент «N+2» измерения с выхода ячейки памяти 14 на вход запрета схемы «НЕ» б поступает код «О», а на все входы схемы «И»

12 код «1» (это происходит, когда измеряемый параметр достигает одного из квантованных уровней). На выходе схемы «И» 12 также будет код «1», который записывается в ячейку памяти 14.

В этом случае на выходе схемы «НЕ» 6 формируется управляющая команда (код

«1»), которая поступает в линию задержки 6 и на вход считывания канального регистра 4.

Число из канального регистра 4 через инвертирующий блок 8 в обратном параллельном коде поступает на один их входов сумматора

8, а задержанная в линии задержки 6 управляющая команда — на вход считывания áóферного регистра 1 после окончания переходных процессов в канальном регистре 4. Это число в прямом параллельном коде записывается в канальный регистр 4 и на вход сумматора 8. Сумматор 8 выполняет операцию сложения двух кодов, их разность в виде параллельного обратного кода поступает на вход схемы «И» 9, а характеристика знака разности с выхода знакового разряда в виде кода «О» или «1» — на вход первого разряда выходного регистра 10 и через инвертор 11— на вход второго разряда указанного регистра.

Выход схемы «И» 9 соединяется со входом второго разряда выходного регистра 10. На выходе этой схемы формируется код «О», если хотя бы на один из ее входов поступает код «О». Таким образом, в выходном регистре (О коды «Ol», «10», «11» могут записываться только в том случае, когда измеряемый параметр достигает определенного квантованного уровня. Если величина измеряемого параметра в момент измерения находится где-то между двумя квантованными уровнями, то в выходном регистре 10 записывается код «00».

В момент «N+3» измерения с выхода ячейки памяти 14 на вход запрета схемы «НЕ» б поступает код «1», а с выхода схемы «И» 12 код «1». На выходе схемы «НЕ» формируется код «О», и число, которое в этом такте измерения записано в буферном регистре (, стирается импульсом сброса. В выходной регистр

10 никакая информация не поступает (код

«00»).

Предмет изобретения

Устройство передачи телеметрической информации, содержащее преобразователь аналог — код, выход которого подключен непосредственно к буферному регистру и через управляемый коммутатор — ко входам схемы

«И», выход которой, в свою очередь, подключен ко входам схемы «НЕ» непосредственно и через ячейку памяти, а выход схемы «НŻ— к считывающему входу буферного регистра, причем ко входам сброса буферного регистра и ячейки памяти подключен синхронизатор, отличающееся тем, что, с целью повышения помехозащищенности передаваемой информации и эффективности использования каналов связи, выход буферного регистра подключен ко входам сумматора непосредственно и через последовательно соединенные канальный регистр и инвертирующий блок, кроме того, к считывающему входу канального регистра подключен выход схемы «НЕ», а выход сумматора соединен с входом выходного регистра непосредственно и со вторым входом— через параллельно соединенные инвертор и дополнительную схему «И».

395995

Составитель В. Евдокимова

Текред E. Борисова

Рсл-!êòo;> Т. Загребельная

Корректоры: А. Николаева и Л. Корогод

Подписное

Типографии, ilð. С. пупова, о

Заказ 3509,16 Изд, ¹ УУ2 Тираж 6i8

Ц1-1ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушскгя наб., д. 4 5