Делитель частоты

 

О П И С А Н И Е 396834

ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВЪ

Союз Советских

Социвйистицеских

Респуб!!ик

Зависимое от авт. свидетельства %в

М. Кл. Н 034 93/00

Заявлено 25.!1.1972 (№ 1751570/26-9) Г ;1-.=1 с присоединением заявки ¹â€”

Приоритет

Опубликовано 29.7111.1973. Бюллетень . и 36

Дата опубликования описания !1 XI1.!073

Гасударственный комитет

Саавта Министров СССР па делам изобретений

II ст;р .,:тий

УДК 681„3.055(038.8) .Автор изобретения

Б. Р. Касич

Заявитель

ДКЛИтКЛЬ ЧАСтОГЫ

Изобретение относится к области кодирования и преобразования информации.

Известно устройство, содержащее двоичныс умножители частоты, входы которых соединены со схемой запрета, а вход запрещения схемы запрета соединен с выходом одного EI3 двоичных умножителей частоты.

Однако в таких устройствах пределы изменения коэффициентов деления делителей ограничены фиксированным числом разрядов двоичных умножителей, входящих в состав делителей, в частности числом разрядов двоичного умножитсля, связанного с входом запрещения схемы запрета. Числс разрядов этого умножителя определяет пределы изме- 15 пения числителя коэффициентов деления.

С целью расширения пределов изменения коэффициента деления в предлагаемом устройстве двоичные умножители частоты выполнены в виде двух групп вентилей и двоич- 20 ного счетчика, состоящего из триггеров, схем

«ИЛИ», инвсртороз, внтилсй и четь:рехвxo— довых схем «2И вЂ” ИЛИ», причем управляемыс Входы вентилей каждой группы подключены к параллельным выходам двоичного "5 счетчика, а выходы этих вентилей объедине:.ы II подсосдипс:|ы к выходам ух!пожителе:! частоты, выход триггера каждого разряда .!ВОН !НО! О СЧСТЧИКЯ СОСДИНСН С ПОР ВЫМ ВХОдом схемы «2И вЂ” ИЛИ», Выход которой со- 30 сдинсн с Входом три|пера последующсго разряда, второй и трети!! Входы каждой схемы

«2И вЂ” ИЛИ» объединены и соединен!! с входом ин|.cðòoð«и с выходом схемы «ИЛИ», один из Входов которой соединен с управляющим входом вентиля одного из умножителей частоты и с входными клеммами ввода двоичных кодов числителя, четвертый вход каждой схемы «2И вЂ” ИЛИ» соединен с управляемым входом вснтиля двоичного счетчика, управляющий вход этого вентиля соединен с выходом и:!Вертора, выход каждого предыдущего вентиля соедш!с с управляемым входом каждого последу!Ощсго вентиля, выход каждой предыдущей схемы «ИЛИ» соединен с входом каждой последующей, а управляк1щие входы вентилей другого ум нож ителя

ЧЯСТОТЫ СОЕДИ|IСНЪ| С ВХОДНЫМИ КЛЕММЯМИ

ВВО, |Я,IВОичиы 1 ОдОВ зня.,lснятсля.

1 я чсртежс и ривсдсня ф! нкционяльняя схс.;.а про:. -.агясмого i cTpoilcT. a. д c I>o."Icò«o со,<. р>кит дl -Ои п1ы!! счетчик 1, две груп:-.ы 2 и 8 гс тилсй и схем" 4 запрета.

Гчстчик 1 содержит триггс >ы 5, схемы о

«2И вЂ” ИЛ11». Схсл!ы 7 «1ПИ», иивсрторы 8, вентили 9 схсл /О «11». Устройство имеет

ВХО Ы ЬВ . ",Я ДВОИЧИЬ|Х i О ОВ ЧПС !ИТЕЛЯ И вхо;,ь: 79 ""oäà д. Ои п1!1х кодов знал!Спатсля.

Чп ло разрядов /-разрядного счетчика 1, ",!яству!си;их D прo Icñcc деления частоты, за З>96834

2 (Р(2 - — 1.

Р

k ä—

2)kÄ = 1+

I (Q .:.: 2 — — 1 висит от числа разрядов двоичного кода, установленного на входах ll ввода двоичных кодов числителя.

Для -разрядного числа Р в процессе деления частоты участвует i — 1 старших разрядов счетчика. Это следует из того, что схемы 6

«2И вЂ” ИЛИ», включенные на счетных входах триггеров, находящихся в 1 — 1 старших разрядов счетчика, открыты единичными потенциалами, поступающими с выходов схемы 7

«ИЛИ», связанных со схемой «ИЛИ», подключенной к -й кодовой шине 11 ввода двоичных кодов числителя.

В то же время схемы 10 «И», схемы б

«2И вЂ” ИЛИ», включенные на входах триггеров, находящихся в д — (i — 1) младших разрядах счетчика, закрыты нулевыми потенциалами, поступающими с выходов схем «ИЛИ», связанных i+ I — q+ I кодовыми шинами 11 ввода двоичных кодов числителя. Так как управляющие входы вентилей 9 связаны через инверторы 8 с выходами схем «ИЛИ», то вентили, выходы которых подключсны черсз схемы «2И вЂ” ИЛИ» к счетным входам триггеров

5, находящихся в i — 1 старших разрядах счетчика, закрыты, а остальные вентили открыты; следовательно, частота с выхода схемы 4 запрета поступает через открытые вентили 9 на счетный вход триггера, находящегося в q — I+2 разряде счетчика.

Счетчик 1 совместно с группой 2 вентилей образует первый двоичный умножитель, который совместно со схемой 4 запрета образует делитель частоты с коэффициентом деления, заданным неправильной двоичной дробью где lг-, — коэффициент деления;

1 — число, находящееся после запятой.

Частота на входе счетчика 1 равна

/ / 2 (3 Х

P где F « — частота на входе устройства.

Счетчик 1 совместно с группой 8 вентилей образует второй двоичный умножитель с коэффициентом умножения

2-(t- > .(Й . 1 — 2-(i — I) .

Следовательно, при подаче на входы 12 ввода двоичных кодов знаменателя числа с объединенных выходов группы 8 вентилей на выход устройства поступают импульсы со

"5

55 средней частотой повторения

Q вых — у F— : вх

В целом устройство реализует дробный коР эффициент деления — )1, пределы изменеЯ ния числителя которого ограничены значениями

В случае, когда коэффициенты деления имеют числитель, равный 1 или О, все схемы совпадения, включенные на входах триггеров счетчика, закрыты нулевыми сигналами, поступающими с кодовых шин 11 ввода двоичных кодов числителя, вследствие чего деление частоты не происходит. Это исключает неправильную работу устройства.

Предмет изобретения

Делитель частоты, содержащий двоичные умножитсли частоты, входы которых соединены со схемой запрета, а вход запрещения схемы запрета соединен с выходом одного из двоичных умножителей частоты, отличаюи ийся тем, что, с целью расширения пределов изменения коэ(рфициснта деления, двоичные умножители частоты выполнены в виде двух групп вентилей и двоичного счетчика, состоящего из триггеров, схем «ИЛИ», инверторов, вентилей и четырехвходовых схем «2И—

ИЛИ», при Ic i управляемые входы вентилей каждой группы подключены к параллельным выходам двои iHoio счетчика, а выходы этих вентилей обьсдинены и подсоединены к выходам умножителей частоты, выход триггера каждого разряда двоичного счетчика соединен с первым входом схемы «2И вЂ” ИЛИ», выход которой соединен с входом триггера последующего разряда, второй и третий входы каждой схемы «2И вЂ” ИЛИ» объединены и соединены с входом инвертора и с выходом схемы «ИЛИ», один из входов которой соединен с управляющим входом вентиля одного из умножителей частоты и с входными клеммами ввода дзои IHbix кодов числителя, четвертый вход каждой схемы «2И вЂ” ИЛИ» соединен с управляющим входом вентиля двоичного счетчика, управляющий вход этого вентиля соединен с выходом инвертора, выход каждого предыдущего вентиля соединен с управляемым входом каждого последующего вентиля, выход каждой предыдущей схемы

«ИЛИ» соединен с входом каждой последующсй, а управляющие входы вентилей другого умножителя частоты соединены с входными клемма. :.II ввода двоичных кодов знаменателя.

1г

Составитель А. Кузнецов

Техред 3. Тараненко

Редактор Е. Караулова

Корректор Н. Аук

Типография, пр. Сапунова. 2

Заказ 3265/13 Изд. № 1923 Тираж 780 Г!одиисиое

ЦНИИПИ Государственного комитета Совста Министров СССР

Ilo делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4:5