Параллельно-последовательный трехтактный аналого-цифровой преобразователь
"-«D„ to3$-;. в
Союз Советских
Социалистических
Республик
39906!
О П
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТБДЬСТВУ
Зависимое от авт. свидетельства ¹ —Заявлено 31.Х11.1971 (¹ 1731786/26-9) М.Кл H 03k 13/17 с присоединением заявки №-Государотвеннмй комитет
Совета Министров СССР оо делам изооретений и открытий
Приоритет— х ДК 681.325 (088.8) Опубликовано 27.1Х,1973. Бюллетень ¹ 38
Дата опубликования описания 5.1I.!9 4
Авторы изобретения
A. И. Воителев и Л. М. Лукьянов
Заявитель
ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫЙ ТРЕХТАКТНЫЙ
АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ
Изобретение относится к области техники, занимающейся вопросами создания быстродействующих преобразователей «аналог-код» с повышенной гибкостью Нх структуры лля управляющих вычислительных машин.
Известен napaллелыю - последовательный трехтактный аналого-цифровой преобразователь, содержащий регистры nepiaoro» второго тактов, вы полненные в виде реверсивных счетчиков с логичеокими охемами за пиен кола па входах, преобразователь считывания с регистром третьего такта, цифро-аналоговый преобразователь с дополнительным разрядом, имеющим схему «И» на входе и блок управления.
Аналого-цифровые преобразователи устройств связи с объектом для управляющих вычислительных машин, пами мо высокого быстродейспвия (что требуется в связи с наличием входного многоканальnoãî коммутатора), должны облайать также гиокой структурой, обеспечивающей несколько режимов преобразования, вьеполняемbIx с различньвми скоростью и точностью. Последнее объясняется тем, что для некоторых групп датчиков более важныьм я|вляется скорость преобразования прн меньшей точности, а для других групп датчиков — наоборот. При этом желательно, а иногда и необходимо, обеопечить эти режимы работы с помощью одного аналого-цифрового преобразователя (АЦП).
Предложенное устройство от известного отличается тем, что, с целью расширения функциона Ibiiblx возможностей, в него введен логический блок, подключенный к входам цифроаналогового преобразователя, соответствующим разрядам регистра второго такта, и содержащий з каждом разряде две схемы «И», выходы которых подключены ко входу схемы
«ИЛИ». Первый вход первой схемы «И» со1О вд нен с единичным вы. одом соответствующего разряда регистра второго такта и с первым входом второй схемы «И» более старшего разряда, вторые входы первых и вторых схем
«!1» всех разрядов подключены к двум Bblxo15 лам блока управления, третий выход которого соединен с первым входом второй схемы «И» самого младшего разряда логического блока.
Входы схемы «И» дополнительного разряда цифро-аналогового преобразователя соотвегст2о венно соединены со вторыми входами вторых схем «И» логического блока и едтени чным выходом старшего разряда регистра второго такта, кроме этого, логическая схема за1пи си кода во второй старший разряд регистра nroporo такта выполнена на четырех схемах «И», причем выходы первой и второй, а также третьей и четвертой, нз которых попарно через схемы
«ИЛИ» подключены соответственно и единичному и нулевому входам этого разряда. Первый и второй моды первой схемы «И» соеди39906j
НС-НЬ); 00 1 ВСТ«1 13(HHO (P. (Н;1;(с! НЫ)! !)i>IXÎ IX) .>J второго c I л рш го разряда регистра третьеi 0 таКТ:i и ШИНОЙ ЗЛПИСИ рЕГПСтря ВтОрОГО та!Ктс(, первые входы второй и третьей схем «И» соедиНе .!Ы СО ВТОрь(()1(i:)XО, 120111 13ТО )BIX СХ" )I «И>> логи:.;;.кого б,!окл, вгор!яе входы первых схем
«11> которого cocättHCHЫ с первыми Входа!)(и четвертой симы «И», Второй !)ход послед !Рй и В(Врой схемы «И» соединены с шиной глшеР Р Г! f C T! 1);1 B T O P O l T t:< т Л,;1 i3 T O P O I! B X 0<7 третьей схе ll I «11» сосдине;! с шиной записи
pcГ ?«тря первого тлктл. (> ом сl IIPCДЛс(Г(IГ (с)ГО !!Р O;)P;130!:3:.(ТС,!Я HoHi! Зс) НЯ 112 Ч-"РТгжс.
> Преоорл ЗОВЯ T(>лг BОЗ М Ож;10 ВЬГПО 1:)РH! iг !1 !Р- 1 скольких режимов пргоорлзования. Характер-!
Iы двг разнo!13;iдноcтil )T)lх pси(и)1ОВ: . 3ыпОл—
НеННе ПрЕОбраЗОВаисня С таКтаМИ аНаЛОГОВОй коррекции и выполнение преобразования без тактов аналоговой коррекции !pe?f(It)i с перекрытием шкал).
Первая разновидность общеизвестна, 0Н3 треоует выполнения регистров в виде реверои(в:,п>)х счетчи ов. Вторая рлзновидность осущ" стг)ляется путем создания дополнитель ного >5
С>(ЕЦ(Е)lif)I ))РО()нгй СРЯВ(НРН IH PGBX CP2i3HH!B210Щ(IХ )>CÒРОЙС) 13 В ПРЕООРЯЗОВЯTP1Р СЧИТЫВ2ililя
iJ1 IIo;IoBI!)!)> ?К13 Iнтя Во Lсгх тлктя пргобрязо-! 3,:) H J t 51, К;) 001 С П Ос. 1 Р Д Н Р ГО.
P(t,)0TÓ IIP>P>o )P t30i33TPciß РЯ<ос(мотРигм H3 IIPHмере l)hlполнения Второй рязновидно(сти.
Т г ()»Д J! 3 >> f) Л С М П Р Р 0 ОР с) 3 C!13 c! >I И Я В Р г ?К И . >(С С пРР >НР!>! Гн О! If 1õñl;1 !3 О,!скг с! Рcl(13;IPHil51 l JJ 1 выхсде 2 формируется сигнал, x3ð2(i
РггсястРС 3 В ИСХ(: асНОЕ СОСТОЯНИЕ. ЛОГИЧЕСКЯЯ с гмл злпнсн информации В регистр ? Второго
T KT3 ДЛ51 BTO!poi 0 CT3pHI BI 0 разряда 4 Bbll101ненл, в отли 1 .е от других разрядов этого реГ)!OTpл, )!ы I-тырех сxp)!Ях <<И>> 1(7вух сх(»ях
«i t.1И».
В р 2 coû 2òðí!)с(емо >I )) Bi)<11!>! Д„l я ря Зря, It! исxof;It.I)I «остояшгем «яляет(ся состояние «1», В которог oH уста с! с) B 1Hвяет с. через схг<>(ы «1>! >> >)5 (> и <.И )11>!» 6. Выходы регистра В подключяЮтсся KO !)ХО ".,t! )t цн(()ро с)нс(Л ОГО ВОГO Пргобр f!
Зсвлт ля 7 через вновь и)едгнный логический блок 8, который имеет для .каждого разряда две схемы «И» 9, объедивенные выходамв 50
В СХРМу «!>1:!И»!О. Прн ЭТОМ ПЕрВЫй ВХОД ПЕрвой схемы «И» В каждом разряде этого блока соеzHHCH с сдинич!ных! выходам соот)ветствующего разряда регистра второго такты и с перВым»xozoxf t)TOpoJ) схемы «И» соседнего стар- ()3> шего разряда этого блока. Вторые .Входы nepBblx и вторых схем «И» всех разрядов соответственно oR;-",7,,I iåifû в общие первый и второй
ВХОДЫ ОЛОКЯ И СОРДИIIЕНЫ С ДВУМЯ ВЫХОДЯ М)I блока упря(влення. При работе преооразователя в режиме с Tll!I П 0 э Т О ) >;(, I 51 1 ) л С «> ) l i! 1)p J I 13 3 С» 0) i O C 1 × сl 51 13 Ы (), 1 (> > р (зряда 4 подключается к ЦАП через старний узел 11 блока В, выход старшего разрядл 12 воздей(ствует на блок 7 через схему «И» и т. I 1ÀÏ <, . е. на вход дополнительного разряда . Самый младшии узел 14 бло(ка В управляется»е от регистра >, а с выхода 1(? блока у;)рлвле)ния 1. 1лки(х! образом перед выпол(нениех! первого тлкта преобразования на выходе 18 ЦАП уста) навливл TcH сигнал ооратной с(вязи, ПO велии(не эквивалентный половине веса младшего разряда 17 регистра 18 первого такта. Это приводит к иокуоственлох!у ух!Рньше нию сигнл 13, преооразуемого преобразоватглгм считывания 19, так как э)<(вивалент(но смгщеншо уровней сравнения всех ораьп(ивающих уст«) ой СТИ3 H3 ВР.1НЧНН y ПО>10>ЗХ(Ы Квс)<с(тс). ПОСЛРДнег Вместе с наличием Гп«рек>рыти)1 шкал xle»(;Iy сосс,1(ними тактами, вы(полняех!Ого с помощью дополнительного разряда ЦАП, позволяет исключи гь из процеоса преобрызовани)1 тя.<тЫ аиаЛОГOВОй КОРРЕКЦИЯ, Зс)МЕ:!И(3 ИХ ;)дним тлктом цифровой ко(рргкц!)и l) конце i>(:с.7((диего та Т3 преобразования. Код первого такта преобразования сиг !Ялл сч;(тывагт" я В регистр 20 третьего тл, тя, я зяте(м через схемы «И» блока вгнтилгй 21 переписы(всзет(с5! в регистр 18 первого тактл сигналом с Выхода 22 блока 1, которым производитCH T3H?!(B Гс)ШЕНИР разряда 4 ppl ilCTp3 В ЧРре3 ввгде)ш(ые схемы «И» 28 и «ИЛИ» 24. Следует также заз(гтить, что 13 блоке 19 ñ÷;!ты()ани > и;(Ptl )ЛРЛЬНО. О >)!HHT3PHOI O КОДЯ С 13Ы ХОДОВ „ РЛВ НИВсl)ОЩ)(Х УСТООЙ СТБ lf i Ão ПРЕООР ЛЗО)33 НИ С В Д)30 (ЧС(ЫЙ ВЫПОЛ >IЯ(>Т(СЯ I)oiP33 PIIДНО. !12 ЧИ!1с(5! Со тяр(него p23pÿä(J. П!оэто>му выходы рггистол 20 соединены с входами блока 19. Это позволяе) простейшим путем устранить нео(д;!означность считывания уш!тарного кода, что знач<чтельно повышлет JocòoBå(ð Ioñòh результлт;( я(палого-ц;!фрового преооразовани5!. А()алогично выполняется Второй такт пргобрлзовл,н!я, перед ны-1)170Ì которого произво, и т с. я I л )Н Р и и г p P H C T p 2 20 J I B hl p 3 0 2 T hi !3 3 i T C 51 СИГИ я H 3 Вь!ХОД(1с> 0 !0)кл 1, ВКЛIО ч я 101цti Jt через узел 1-) (.70!<с(8 (сlмьlЙ )!лл:()ниЙ p(13p5lд ЦАп. В рез(льгаге этого нл выходе 10 ЦАП (1)Ор ilp»pTcH c I Гня 1 Oбрятс)ой св>язи, э :ми()с((!Рнтнь))! коду регнстрл 18, с добявлсгнигы половины кваптл для второго такта преобр(30! 33 H i! 51. IIO0t<0.7 h СИГИ сl 1 OO P3 T!)IOII 013ЯЗИ ВЫ IHTi1c Bc)I B I1ppoîð 330âÿòÐ:!Р 19 0Т пргобраз > смого с;.Ipí3ëÿ 25, то считыва!!Ие во втором такте выполняется тя(
С !3 сl 13 Н Р Н И Я !3 С Р Х С Р сз 13 Н И !3 Я Ю 1Ц И Х Ы С Т Р 0 Й С Т!3; (1 ! )РЛ:(с()(НУ ПО IOB;I! Il>l КВЯНта. >с>0;1 Р РЗУ 1ЬТ(! Тс! (3ТОP OГО T!I ÊTit Н P PÎÎD3 3ÎÂ)(— ния (!грет!!!с!((!)ыетс5! из регистра 20 в регистр В сип)ялом с выхс(да 2() блока 1. Одно!)рех(ен)(о с этигм выкл)оч)(гтс5! си)1!Ял !i; i)t>)xo7e 1) оло1<2 1. Перед выпо !Hei!HO)i третьего такта преобразования производится гашение регистра 20. Считывание в этом такте выполняется безомещсн):я уров:(Рй сряш(ения. Результат считывя399061 ния записывается в регистр 20. Поскольку B ра)соматри)ваемом режиме преобразования вес младшего разряда регистры первого такта pa)Bett весу старшего рлзряла регистра второго такта и вес младшего разр»- 5 да послед)него равен весу старшего разряда регистра третьего такга, после скончания третьего такта преобразования выполняется та)кт цифровой коррекции. Он заключается в то)м, что на выходе 27 блока 1 формируегся сипнал, поступающий FI3 входы схем «И» 28, управляемые по вторым:входам выходами старших разрялов,регистро)в второго и третьего такто)в. При наличии «1» в этих разрядах указанный сигнал проходит через схемы «ИЛИ» 29 на счетные входы регистров пер,ого и вгорого тактов, увеличивая содержимое каждого из них на единицу. Общи)м колом результата преобразования 20 являет)ся код, снимаемый после такта цифровой кор)рекции с Bb!Xo!zoB .регистров 18, 3 и 20 за исключением самых старши < разряло)в регисгров 8 и 20. Схемы «И» )О и >1 введены лля установки разряда 4 регистра 3 при работе .преооразо)вателя в режиме с тлKT3»н аналоговой ко)рреки!) и. Каждый из выполняемых режимов в преллагаемом преобразователе может заканчнватыся также и на втором такте. В этом случае лля преобразователя, в котором формируются, например, три двоичных разряда за олин такт, возможны следующие, имеющие практическое значение, разновидности преобразований: девяти р а э рясное,преобр а зов ание,,вьнолняемое за три такта в пер)вом режиме — наилучшая точность при наименьшей скорости, так как могут быть лва такта аналоговой коррекции; семиразрялное преооразование, вы40 полняемое 33 три такта во втором режиме— скорость преобразования выше, че)м у прелылущей разновялност)и; шестиразрядное,преобразование, выполняемое за два такта в первом ре)киме, — средняя скорость преобразования может оказатыся несколько выше, чем у второй разновилнс)сти, по«еколыку такт а налоговой коррекции может отсутствовать для целого ряда преобразований; и пятиразрялное преобразование, выполняемое за лва такта во второьм реж)име, — наибольшая ско)рость преобра.зования при наименыией точности. Прел т .)зо<>роте»и» Параллельно-цо леловлтельный трехтактный Bill!лого-цифровой преооразователь. солержлпьпй регистры первого и BTo!po! o T3)KTQB, выполненные B пиле реверсивных счетчиков с логическими схемами записи кола на в.<олах, п реобрлзовлтель считыгания с регистром третьего т l)KT;I, цифро-аналоговый преооразопате.1h с дополнительным разрядом, имеющим схему «И» нл входе и блок управления, отлнчаюп<ийся тем. что, с целью рлс|п)и)рення функциональны.< возможностей. в него ввелен логический блок. полключенный,к входаьм цифролнллоггвсго преобразователя, соотвегсгвующим рлзп»ëe<» pe,"IIOT)p3 второго такта, и солержлший в клжлом разряде лве схемы «И», выхслы которых подклю чены ко входу схемы «ИЛИ», при это» первый вход пер)вой схемы «È» сое.TèIIeH с елин)ичны» выходом соответствуюшего разрялл регистра второго такта и с пе)рвы<м вхсдс» второй сxå)»ы «И» более cTapmel o рлзпялл. вторые входы первых и)вторых схе» «И» всех разрялов подключены к лвум выхоллм блока управления. третий выхол I cx& v1bI «И» самого младшего разряда логического блока. вхолы схемы «И» лополнительного разрялл цифро-аналогового преобразователя соотвегственно соединены со вторымси входа)м>и вторых схем «И» логического блока и ели ничным выхолом старшего разряда регистра второго такта. кроме этого, логическая схема записи кодл ио второй старший разряд регистра второго такта выполнена на четырех схемах «И», причем выходы пер)вой и второй, а также третьей и чегвертой из которых попарно через схемы «ИЛИ» подключены соответственно и единичному и нулевому входам этого разряла, а первый и второй входы первой схемы «И» соединены соответсгвенно C единичным выходом второго старшего разряда pe!..FIcTpa гретьего такта и шиной записи регист)ра второго такта, первые входы второй и третьей схем «И» соединены со вторыми входами вторых схем «И» логического блока, вторые входы первых схем «И» которого соединены с первыми входами четвертой схемы «И», вто)рой вход последней и второй, схемы «И» соединены с ши)ной гашения регистра второго такта, а второй вход третьей схемы «И» соединен с шиной записи регистр а первого такта. 399061 Составитель А. Белов Корректор Е. Миронова Техред А. Камышннкова Редактор H. Коган Подписно аказ 7075 Изд. № 1962 Тираж 780 ЦНИИПП Государственного комитета Совета Министров СССР по делам изобретений н открытий Москва, )К-35, Раушская наб., д. 4/5 Обл. тнп. Костромского управления издательств, полиграфии и книжной торговли
