Устройство для умножения частоты сигналов

 

404085

О П

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических, Республик

Зависимое от авт, свидетельства Л"

Заявлено 16.IV.1971 (№ 1647578/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 26.Х.1973. Бюллетень № 43

Дата опубликования описания 21.III.1974

М. Кл. G 06f 7 39

Государственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 681.325.5(088.8) Авторы изобретения

Н, С. Иванов и М. А. Квардина

Заявитель

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ СИГНАЛОВ

Изобретение относится к цифровой вычислительной технике и может быть использовано при решении практических задач измерения, управления и регулирования, где необходимо предварительное повышение частоты электрических сигналов.

Известное устройство для умножения частоты сигналов, содержащее вычитающие и суммирующий счетчики, пересчетпое устройство, генератор импульсов, управляющие триггеры, логические схемы «И» и «ИЛИ», не обеспечивает расширения частотного диапазона и повышения быстродействия.

В предлагаемом устройстве выход суммирующего счетчика подключен к первым входам схем «И», вторые входы которых связаны с выходами вычитающих счетчиков, а выход — со входами суммирующего счетчика, выход пересчетного устройства подключен к первым входам схем «И», вторые входы которых соединены с выходами первого тригге.ра, подключенных к третьим входам схем «И», а выходы — к первым входам вычитающих счетчиков, вторые входы которых соединены с выходами второго триггера, подключенными через схему «ИЛИ» к счетному входу первого триггера. Это позволяет расширить частотный диапазон и повысить быстродействие.

На чертеже представлена схема предлагаемого устройства для умножения частоты сигналов.

Устройство содержит управляющий триг; гер 1, счетный вход которого является входом устройства по умножаемой частоте; схему «ИЛИ» 2, импульсные входы которой под5 ключены к противофазным выходам 3 и 4 управляющего триггера 1, а к ее выходу подсоединен счетный вход второго управляющего триггера 5, повторяющего с некоторой задержкой состояния триггера 1; генератор 6

10 импульсов, подсоединенный к его выходу пересчетный блок типа понижающего триггерного редуктора 7, выход которого соединен с одним из входов ключей 8 и 9, представляющих из себя схемы «И» па два входа; при

15 этом вторые входы ключей 8 и 9 подключены соответственно к выходам 10 и 11 управляющего триггера 5, а к выходам ключей 8, 9 подсоединены соответственно счетные входь. и-разрядных вычитагощих счетчиков 12 и 13.

20 Устройство включает в себя также суммирующий и-разрядный счетчик 14, счетный вход которого подключен к выходу генератора б импульсов, а раздельные единичные входы триггеров подсоединены к выходам цепей

2s 15 и 16 формирования параллельного переноса, которые представляют собой совокупность схем «И» на три входа, импульсные входы которых подсоединены к выходу суммирующего счетчика !4, при этом вторые входы схем «И», 30 составляющих цепи 5 и 16 параллельного переноса, подключены соответственно к выхо404085 дам 11 и 10 управляющего триггера 5, а третьи входы соединены с единичными выходами триггеров соответствующих разрядов счетчиков 12 и 13. Шины сброса счетчиков 12 и 13 подсоединены соответственно к выходам 3 и

4 управляющего триггера 1.

Устройство работает следующим образом.

Импульсы умножаемой частоты f,- со входа устройства подаются на счетный вход управляющего триггера 1, время переключения которого равно текущему значению периода умножаемой частоты. Триггер 1 поочередно сбрасывает в «О» счетчики 12 и 13 и переключает триггер 5, управляющий ключами 8 и 9, на входы которых поступают импульсы заполнения с выхода понижающего трнггерного редуктора 7. Частота импульсов заполнения определяется частотой импульсов генератора 6 и емкостью понижающего триггерного редуктора 7 Igq<, гЕн

f3 iл— рел

В зависимости от состояния триггера 5 один из ключей, например, ключ 8, открыт, другой — (ключ 9) закрыт. 3а время открытия ключа 8 на вход а-разрядного вычитающего счетчика 12 проходит N,. импульсов заполнения и регистрируется в нем в виде кодовой величины (2" — N ), являющейся дополнительным кодом числа N,. С приходом очередного импульса умножаемой частоты триггер 1 переключается, сбрасывает в «О» счетчик 13 и переключает триггер 5, разрешая с некоторой задержкой относительно импульса сброса прохождение импульсов заполнения на вход счетчика 13 и запрещая их прохождение на вход счетчика 12, в котором хранится дополнительный код числа Л „предыдущего периода умножаемой частоты.

Хранимая в счетчике 12 кодовая величина (2" — N„) параллельно вводится в и-разрядный суммирующий счетчик 14, на счетный вход которого поступают импульсы генератора 6. Перенос кода осуществляется каждым импульсом переполнения счетчика 14 через цепи 15 формирования параллельного переноса, подготовленные разрешающим сигналом с выхода 11 управляющего триггера 5. Цепи

16 формирования параллельного переноса в это время закрыты запрещающим сигналом с выхода 10 управляющего триггера 5. В течение следующего периода умножаемой часто5 ты кодовое число переносится из счетчика 13 через цепи 16 формирования параллельного переноса, в то время как в счетчике 12 запи-. сывается новое значение кода.

Коэффициент пересчета счетчика 14 с вво10 дом в него кодовой величины (2" — N„) равен:

Х=

1 1

2" — (2" — Ф,.) Ю, 15 При этом частота импульсов переполнения с выхода счетчика 14 будет равна:

1 1

1вых — 1- /ген — fr н — frãí — fx

У Г- H "K. f Г н

20 где К вЂ” коэффициент умножения устройства, задаваемой емкостью понижающего триггерного редуктора 7.

Таким образом, на выходе устройства формируется непрерывная частотно-импульсная

25 последовательность с частотой в К раз— большей входной умпожаемой частоты.

Предмет изобретения

З0 Устройство для умножения частоты сигналов, содержащее генератор импульсов, подключенный ко входу суммирующего счетчика и пересчетного блока, вычитающие счетчики, триггеры и логические схемы, отличающееся

35 тем, что, с целью расширения частотного диапазона и повышения быстродействия, в нем выход суммирующего счетчика подключен к первым входам схем «И», вторые входы которых связаны с выходами вычитающих счет40 чиков, а выход — со входами суммирующего счетчика, выход пересчетного устройства подключен к первым входам схем «И», вторые входы которых соединены с выходами первого триггера, подключенных к третьим входам

45 схем «И», а выходы — к первым входам. вычитающих счетчиков, вторые входы которых соединены с выходами второго триггера, подключенными через схему «ИЛИ» к счетному входу первого триггера.

304085

Составитель Р. Акчурин

Техред Е. Борисова

Редактор А. Батыгин

Корректор Т. Гревцова

Типография, пр. Сапунова, 2

Заказ 610!10 Изд. ¹ 183 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, K-35, Раушская наб., д. 4/5