Патент ссср 411464

 

СПИ

ИЗОБРЕТЕН ИЯ

4II464

Союз Советских

Социмистических

Республик

К АВТОРСКОМУ СВйдЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

М. Кл. G 06g 7/14

Заявлено 22.XII.1971 (№ 1727818/26-9) с присоединением заявки №

Приоритет

Опубликовано 15.1.1974. Бюллетень № 2

Дата опубликования описания 17.V.1974

Гасударственный камнтет

Совета Иинистрае СССР па делам иэааретений и открытий

УДК 681.325(088.8) Авторы изобретения

В. А. Герасименко и Э. Н. Самарский

Таганрогский радиотехнический институт

3aявитель

ДИСКРЕТНЫИ ВЫЧИТАТЕЛЬ ЧАСТОТ

Предлагаемый дискретный вычитатель частот может быть использован в информационно-измерительной и вычислительной технике, в устройствах автоматики и телемеханики, в частности, для получения импульсной последовательности, средняя частота которой равна текущей разности двух частот с учетом или без учета знака разности этих частот.

Известен дискретный вычитатель частот с двухканальной системой преобразования, содержащий узел устранения чередующихся импульсов и узел устранения близко расположенных импульсов, состоящий из формирователей, схем антисовпадепий и схем совпадений.

Однако в известном устройстве исключение пары близко расположенных импульсов достигается запиранием каналов, в результате ограничивается частотный диапазон и быстродействие устройства.

С целью расширения частотного диапазона в предлагаемом вычитателе выход первого формирователя узла устранения близко расположенных импульсов в каждом канале соединен со входом схемы антисовпадений этого же канала и со входом схемы антисовпадений другого канала, выходы схем антисовпадений подключены поканально ко входам вторых формирователей и ко входам схем совпадений, вторые входы которых соединены с выходами вторых формирователей, а выходы схем совпадений соединены со входами узла устранения чередующихся импульсов.

На чертеже показан предлагаемый дискрет5 ный вычитатель.

Вычитатель содержит формирователи 1 и 2, схемы антисовпадений 3 и 4, формирователи

5 и 6, схемы совпадений 7 и 8, триггер 9 с раздельными входами, схемы совпадений 10

10 и 11, триггер 12 с раздельными входами и схему сборки 13.

Входами вычитателя являются входы формирователей 1 и 2. Выход формирователя 1 соединен с разрешающим входом схемы анти15 совпадений 3 и с запрещающим входом схемы антисовпадений 4. Выход формирователя 2 соединен с разрешающим входом схемы антисовпадений 4 и с запрещающим входом схемы антисовпадений 3. Выход схемы антисов20 падений 3 соединен со входом формирователя 5 и входом схемы совпадений 7. Выход схемы антисовпадений 4 соединен со входом формирователя 6 и входом схемы совпадений

8. Выход схемы совпадений 7 соединен с еди25 ничным входом триггера 9 и входом схемы совпадений 10. Выход схемы совпадений 8 соединен с пулевым входом триггера 9 и входом схемы совпадений 11. Выход схемы совпадений 10 соединен с единичным входом

30 триггера 12 и входом схемы сборки 13. Выход

3 схемы совпадений 1! соединен с нулевым входом триггера 12 и входом схемы сборки 13.

Выходами вычитателя являются выходы схем совпадений 10 и 11, являющиеся выходами разности частот f> и f>.. выход схемы совпадений 10 — прн f -f, выход схемы совпадений 11 — нри f f, единичный и нулевой выходы триггера 12, явля1ощисся сооТветственно прямым и инверсным выходами знака разности частот первого и второго каналов; выход схемы сборки 13, являющийся выходом разности частот без учета знака.

Работа дискретного вычитателя частот осуществляется следующим образом.

Входные сигналы поступают на входы формирователей 1 и 2, вырабатывающих прямоугольные импульсы одинаковой длительности.

Если импульсы формирователей совпадают во времени, то импульс второго канала приходит на запрещающий вход схемы антисовпадений 3 одновременно с пришедшим на разрешающий вход схемы аптисовпадений 3 импульса первого канала и запрещает его прохождение по первому каналу.

Аналогично импульс первого канала при помощи схемы антисовпадений 4 запрещает прохождение импульса по второму каналу.

Если на входы схем антисовпадений 3 и 4 придут два неполностью совпавших во времени импульса, то их совпавшие части окажутся запрещенными, а оставшиеся отрезки импульсов запускают формирователи 5 и 6, вырабатывающие прямоугольные импульсы одинаковой с импульсами формирователей 1 и 2 длительности. Схемы совпадений 7 и 8, срабатывающие по заднему фронту приходящих на их входы импульсов, не пропускают укороченные импульсы, т. е. происходит устранение пары неполностью совпавших импульсов.

Если по каналам идут несовпавшие во времени импульсы, то они проходят через схемы антисовпадений 3 и 4, запускают формирователи 5 и 6, подтверждаются схемами совпадений 8 и 7 и проходят на входы узла устранения чередования импульсов, При этом пришедший по первому каналу импульс опрокидывает триггер 9, который открывает схему

411464

4 совпадения 10 и закрывает схему совпадения

11. Если следующий импульс по этому каналу придет раньше, чем импульс по второму каналу (это произойдет в случае, если частота первого канала больше частоты второго канала), то он пройдет через открытую схему совпадения 10 и опрокинет триггер 12, который указывает, что частота первого канала больше частоты второго канала.

lo Если же между двумя последующими импульсами первого канала проходит один импульс второго канала, то он опрокидывает триггер 9, закрывает схему совпадения 10 и открывает схему совпадения 11, и второй им15 пульс по первому каналу не проходит.

Все вышесказанное аналогично для случая, когда частота второго канала больше частоты первого канала, только импульсы разностной частоты возникают на выходе схемы совпа20 дения 10, а сигнал, указывающий какая частота больше, появляется па другом плече тр игге р а 12.

С помощью схемы сборки 13 объединяются выходы разностной частоты обоих каналов, 25

Предмет изобретения

Дискретный вычитатель частот с двухказо нальной системой преобразования, содержащий узел устранения чередующихся импульсов и узел устранения близко расположенных импульсов, состоящий из формирователей, схем антисовпадений и схем совпадений, от35 л и ч а ю шийся тем, что, с целью расширения частотного диапазона, выход первого формирователя узла устранения близко расположенных импульсов в каждом канале соединен с входом схемы антисовпадений этого

40 же канала и с входом схемы антисовпадений другого канала, выходы схем антисовпадений подключены поканально ко входам вторых формирователей и ко входам схем совпадений, вторые входы которых соединены с выхо45 дами вторых формирователей, а выходы схем совпадений соединены со входами узла устранения чередующихся импульсов.

ЦНИИПИ Заказ 1!05/!8 Изд. № 1174

Типография, пр. Сапунова, 2

Тираж 624 Подписное

Патент ссср 411464 Патент ссср 411464 

 

Похожие патенты:

Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта

Изобретение относится к автоматике и вычислительной технике и позволяет вести параллельное сложение и восстановление длительностей группы временных интервалов, что расширяет его функциональные возможности

 // 413492

 // 417797

Устройство для суммирования и умножения на постоянный коэффициент1изобретение относ'ится к вычислительной технике.известно устройство для сумлиирования, содержащее усилители 'постоянного тока с резисторами в цепи об-ратной связи, к суммирующим точкам которых подключены выходы блоков переноса. недостатком известного устройст1ва является ограниченный класс решаемых задач.предложенное ус'пройство отличается тем, что оно содержит матрицу резисторов, входные и выходные шины кото1рой соединены соответственно со входами блоков переноса и суммирующими точ1ками усилителей постоянного тока. это позволило расширить класс решаемых задач.предложенное устройство для сум.миро.вания двух трехразрядных переменных с одновременным умножением на трех;разрядный постоянный коэффициент изображено на чертеже.устройство состоит из усилителей постоян«ого тока 1-^5 с резисторами в цепи обрат- ной связи б—10, блоков переноса //—14, подключенных выходами к суммирующим точкам усилителей постоянного тока, и матрицы резисторов 15—31. входные шины 33—38 матри-5 цы резисторов соединены со входа'мн блоков переноса ii—14, а выходные шины 39—i3 матрицы резисторов соединены с сум'мирую- щи.ми точками уснл'ителей постоянного тока 1—5.10 устройство работает следующим образом. машинные переменные l'l, l/o, представленные соответственно разрядами u\\, [/12, l'ls и f^2b ^22, ^^23, поступают яа входы устройства: переменная v^ — поразрядно на входные ш'и- 15 ны 33, 34, 35 :\1атрицы резисторов, t/2 поразрядно — на входные шины 36, 37 и 38 матрицы резисторов.операция суммирования с одновременным умножением на постоянные коэффициенты ,на ирил1ере сложения двух трехразрядных переменных с умножением каждой на трехразрядный коэффициент без учета переноса выглядит следующ)!,м образом:20^.//l/i'пи.73и,'21и-22и.25915^^i1^ 916^21(ff, 7^r>& ^ 9,8^12)^ // 423133
Наверх