Патент ссср 411632

 

i ; „., Г- о ю в >4 ч

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4И632

Союз Советских

Социалистических

Реслублик

Зависимое от авт. свидетельства №вЂ”

Заявлено 12,VI I I.1971 (№ 1694483/26-9) с присоединением заявки №вЂ”

Приоритет

Опубликовано 15.1.1974. Бюллетень № 2

Дата опубликования описания 22Х.1974

М. Кл. Н 03k 13/20

Государственный комитет

Совета Министров СССР оо делам изобретений и открытий

УДК. 681.325(088.8) Авторы изобретения

И. А. Бабанов, С. Я. Куцаков и Л. М. Лукьянов

Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

КОМПЕНСАЦИОННОГО ИНТЕГРИРОВАНИЯ

Изобретение относится к технике преобразования аналоговых сигналов в цифровые коды.

Известны аналого-цифровые преобразователи компенсационного интегрирования, содержащие аналоговые ключи, интегратор, соединенный со сравнивающим устройством, блок управления с устройством выделения периода помехи, счетчик результирующего кода счетчик-регистр отклонения периода помехи от фиксированного интервала времени и генератор заполняющих импульсов со счетчиком пересчета последних.

Аналого-цифровые преобразователи основаны на интегрировании входного напряжения

U„ в течение периода помехи Т„ и последующем интегрировании опорного напряжения

Up, длительность которого Т,. пропорциональна входному напряжению. Уравнение преобразования имеет вид о или при измерении времени количеством заполняющих импульсов единого генератора о

Для устранения влияния изменения Т„ на результат преобразования Ж„ в известных преобразователях изменяют период заполняющих импульсов т таким образом, что N =

=const для любого Т, измеренного до начала преобразования.

Однако в известных преобразователях при внезапном изменении периода помехи возникают значительные погрешности преобразования, так как интегрирование входного сигнала с текущим значением периода помехи ве10 дется в течение периода помехи, измеренного до преобразования.

С целью снижения погрешностей от изменения периода помехи предлагаемый преобразователь содержит счетчик корректирующе15 го кода со схемой совпадения на входе, триггер с собирательной схемой на нулевом входе, схему совпадения на входе счетчика отклонения периода помехи и собирательную схему на входе счетчика результирующего ко20 да, причем один из входов последней соединен с выходом счетчика корректирующего кода, один вход схемы совпадения счетчика корректирующего кода соединен с единичным входом триггера, другой ее вход подключен

25 ко входу счетчика отклонения периода помехи, входы схемы совпадения последнего соединены с генератором заполняющих импульсов и блоком управления, единичный вход триггера связан с выходом счетчика пересчета

30 заключающих импульсов, один из входов со411632

10 принять т„=т, — ьт, получим

U =U, " 1+ при

65 бирательной схемы триггера подключен к выходу счетчика-регистра отклонения периода помехи, а другой — к шине блока управления для установки счетчика пересчета и счетчиков результирующего и корректирующего кодов в исходное состояние.

Если в функции преобразования

U =:U, т„ где Т4, — фиксированный интервал времени, то

Разложив выражение в скобках в ряд и ограничившись двумя членами последнего с погрешностью или, измеряя временные интервалы подсчетом числа заполняющих импульсов, получим

Тогда одному импульсу из N„соответствует ц о

ЛЛ = О или U,—.. 1+

Мф Nô ) при ANô О, т. е. каждая единица отсчета Ж„занижает показания на величину

ЬУ =- U, — U3 = — U, о у2

Для получения точного результата необходимо произвести коррекцию, т. е. прибавить к N единицу через каждые

U) N4, Л0 ЛФ единиц заполняющих импульсов.

Для этого производится измерение и запоминание AN, затем по каждому импульсу

N в счетчик с емкостью N@ посылается группа импульсов AN; появившийся на выходе счетчика Л ф импульс коррекции направляется в счетчик N .

На чертеже приведена схема предлагаемого преобразователя.

Входной сигнал U„со входа 1 и эталонное напряжение U, со входа 2 с помощью ключей

3 и 4 подключаются к интегратору 5 соответственно в первом и втором тактах интегриро15

Зо

50 вания, окончание которого определяет устройство сравнения 6. Последовательность подключений определяется блоком управления 7, который синхронизируется сигналами блока

8 выделения периода напряжения силовой сети на входе 9, В течение первого такта интегрирования в счетчик 10 результирующего кода с вместимостью Л ф поступают заполняющие импульсы с периодом 1, вырабатываемые счетчиком 11 пересчета импульсов с периодом т от генератора 12.

К концу первого такта, длительность которого равна периоду помехи Т„, в счетчике 10 накапливается У„импульсов. Снимаемый с инверсных выходов счетчика 10 код, соответствующий величине AN, перед началом второго такта записывается в счетчик-регистр 13.

В момент начала второго такта блок управления 7 устанавливает в нулевое состояние счетчики 10 и 11, счетчик 14 корректирующего кода, через собирательную схему 15 триггер 16 и открывает клапан 17. Счетчики 11 и

13 с вместимостью ЛУ„„„вырабатывают во время второго такта импульсы с периодом

t = AN« . При этом импульс на выходе счетчика 13, работающего на вычитание, появляется на АМ ранее импульса счетчика 11, так как в счетчике 13 записан код ЛУ от счетчика 10. Поэтому, импульсы от счетчиков

11 и 13, поступающие на разноименные входы триггера 16, управляют последним таким образом, что связанный с ним клапан 18 открывается с приходом каждого импульса от счетчика 11 на время таей.

В течение этого времени на вход счетчика

14, имеющего вместимость N@, поступает AN импульсов. Благодаря этому через каждые

Nô и=

ЛЖ заполняющих импульсов t от счетчика 11 на выходе счетчика 14 появляются корректирующие импульсы, которые вместе с импульсами от счетчика 11 через собирательную схему 19 поступают в счетчик 10 для формирования кода У„снимаемого с выходов 20.

Таким образом, в предлагаемом преобразователе погрешность преобразования от изменения периода помехи снижается при помощи цифровой коррекции, осуществляемой в соответствии с текущим значением периода помехи в течение данного цикла преобразования.

Предмет изобретения

Аналого-цифровой преобразователь компенсационного интегрирования, содержащий ключи, интегратор, соединенный со сравнивающим устройством, блок управления, счетчик результирующего кода, счетчик-регистр отклонения периода помехи от фиксированного ин тервала времени и генератор заполняющих импульсов со счетчиком пересчета последних, отличающийся тем, что, с целью сниже411632

Составитель И. Бабанов

Техред 3. Тараненко

Редактор T. Морозова

Корректор Т. Хворова

Заказ 1107/16 Изд. № 1188 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ния погрешностей от изменения периода помехи, он содержит счетчик корректирующего кода со схемой совпадения на входе, триггер с собирательной схемой на нулевом входе, схему совпадения на входе счетчика отклонения периода помехи и собирательную схему на входе счетчика результирующего кода, причем один из входов последней соединен с выходом счетчика корректирующего кода, один вход схемы совпадения счетчика корректирующего кода соединен с единичным входом триггера, другой ее вход подключен ко входу счетчика отклонения периода помехи, входы схемы совпадения последнего соединены с генератором заполняющих импульсов и блоком управления, единичный вход триггера связан с выходом счетчика пересчета заключающих импульсов, один из входов собирательной схемы триггера подключен к выходу счетчика-регистра отклонения периода помехи, а другой — к шине блока управ10 ления для установки счетчика пересчета и счетчиков результирующего и корректирующего кодов в исходное состояние.