Патент ссср 414617
ОП ИСА
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистимеских
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства ¹
Заявлено 02.l 1973 (№ 1869563/18-24) с присоединением заявки №
Приоритет
Опубликовано 05.ll.1974. Бюллетень № 5
Дата опубликования описания 13.VI. 1974
М. Кл. G 08с 19!16
G 08с 15/Об
Государственный комитет
Совета Министров СССР оо делам изооретений и открытий
УДК 621.398:654.94 (088,8) Авторы изобретения
Ю. Б. Гомон и Л. В. Максимов
Заявитель
УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЪ|ТОЧНОСТИ
ДИСКРЕТНОЙ ИНФОРМАЦИИ
Предложенное устройство относится к ооласти телеметрии.
Известны устройства для сокращения избыточности дискретной информации, содержащие блок памяти, первый выход которого соединен со входом вычислительного блока, второй выход — с информационным входом ключа, а управляющий вход подключен к одному из выходов вычислительного блока, анализатор отклонения сигнала, входы которого соединены с другими выходами вычислительного блока, цифровой преобразователь и блок сравнения.
Однако в известных устройствах условие для определения существенности отсчетов передаваемых сигналов, т. е. заданное количество подряд следующих переходов сигналов через границы апертуры всегда остается постоянным. Это приводит к тому, что данное условие приходится выбирать из расчета на максимально возможный уровень помех в канале связи. В связи с этим известные устройства обладают невысоким быстродействием.
Предложенное устройство отличается тем, что оно содержит анализатор отношения сигнал/шум, причем вход анализатора отношения сигнал/шум соединен с информационным входом блока памяти, а выход подключен ко входу цифрового преобразователя, первый вход блока сравнения соединен с выходом цифроl i iQ вого преобразователя, второй вход — с выходом анализатора отклонения сигнала, а выход подключен к управляющему входу ключа.
Это позволяет выделять существе|шые от5 счеты передаваемых сигналов с учетом текущей интенсивности помех в канале связи. Это положительно сказывается на быстродействии устройства н, кроме того, повышает точность передачи информации.
10 На чертеже представлена блок-схема устройства.
Оно содержит блок 1 памяти, вычислительный блок 2, анализатор 3 отклонения сигнала, анализатор 4 отношения сигнал, шум, циф15 ровой преобразователь 5, блок б сравнения и ключ 7.
Работа предложенного устройства происходит следующим образом.
Выходные сигналы поступают на входы бло20 ка 1 памяти и анализатора 4 отношения сигнал/шум. С помощью вычислительного блока
2 и анализатора 3 отклонения сигнала осуществляется выделение и подсчет подряд идущих импульсов, свидетельствующих об откло25 ненни входных сигналов от границ апертуры.
С помощью цифрового преобразователя 5 производится преобразование отношения сигнал/шум, характеризующего состояние канала связи, в числовой эквивалент. При совпадении
30 чисел, поступающих в параллельном коде на
414617
Предмет изобретения
Составитель Л. Морозов
Техред Т. Ускова
Корректор О. Тюрина
Редактор Л. Утехина
Заказ 1360 12 Изд. ¹ 465 Тираж 624 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, К-35, Раушская наб., д. 4 5
Типография, пр. Сапунова, 2 входы блока 6 сравнения, вырабазывается импульс считывания существенного отсчета и
Ic;l Io I 7 открывается TI.tl H счета па выход устройства. Таким образом, в предложенном устройстве осуществляется ав IoìàTètIåñêîå управление допустимым количес1вом подряд следующих переходов входных сигналов через границы апертуры. При низком уровне помех дынное количество устанавливается минимальным, а при высоком уровне помех увеличивается, поскольку увеличивается вероятность появления за счет помех нескольких подряд следующих случайных превышений одной из границ апертуры.
Устройство для сокращения избыточности дискретной информации, содержащее блок памяти, первый выход которого соединен со входом вычислительного блока, второй выход — с информационным входом кл1оча, а управляющий вход подключен и одному из выходов вычислительного блока, анализатор отклонения сигнала, входы которого соединены с друтими выходами вычислительного блока, цифровой преобразователь и блок сравнения, отличающееся Icll, что, с целью
10 повышения быстродействия устройства, оно содержит анализатор отношения сигнал/шум, причем вход анализатора отношения сигнал/
/шум соединен с информационным входом блока памяти, а выход подключен ко входу
15 цифрового преобразователя, первый вход блока сравнения соединен с выходом цифрового преобразователя, второй вход — с выходом анализатора отклонения сигнала, а выход подключен к управляющему входу ключа.
