Патент ссср 414704

 

4147О4

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства № )1. Кл. Н 03f 3„ 34

Заявлено 29.VI.1972 (№ 1803329/26-9) с присоединением заявки ¹

Приоритет

Опуоликовано 05Л1.1974. Бюллетень № 5

Гасударственный номитет

Совета Министров СССР аа делам иэооретений и атнрытий

) )К ь21 37,024(ÎÇÂ 8)

) !

Дата опубликования описания 10Л 1.197-1.л1 вторы изобретения

Л. П. Домнин и Ю. В. Хорошков

Заявитель

ОПБРЛЦИОННЫ „ УСИЛИтБЛ1

Изобретение относится к радиотехнике.

Устройство может быть использовано в измерительной технике.

Известны операционные усилители, содержащие последовательно соединенные входной дифференциальный каскад с генератором тока и динамической нагрузкой на транзисторах с объединенными базами, управляемый термостабилизируемый каскад на транзисторе, в коллекторную цепь которого включены последовательно соединенные резисторный делитель и диод, промежуточный дифференциальный каскад, в цепь эмиттеров транзисторов которого введена динамическая нагрузка на транзисторах с объединенными базами, в цепь коллекторов которой в свою очередь введена дополнительная динамическая нагрузка, выходной каскад.

Цель изобретения — повышение коэффициента подавления помехи. Достигается она путем подкл)очения места соединения баз динамической нагрузки промежуточного каскада к средней точке резисторного делителя управляемого термостабилизируемого каскада, база транзистора которого подключена к месту объединения баз транзисторов динамической нагрузки входного каскада.

Схема предлагаемого операционного усилителя изображена на чертеже.

Усилитель содержит входной 1, промежуточный 2 и выходной 3 каскады усиления.

Входной каскад усиления выполнен в виде дифференциального усилителя на транзи5 сторах 4 и 5, в коллекторные цепи которых вкл10 1ен1.1 динамические нагрузки на транзисторах 6 и 7 II резисторах 8, 9 с диодной термостабилпзирующей цепью (транзистор 10, резистор 11) . Эмнттеры транзисторов 4, 5

10 соединены с коллектором транзистора 12— управляемого источника стабильного тока, эмпттер которого через резистор 13 подключен к отргн1ательному полюсу источника питания.

15 К коллекторам транзисторов 4, 5 подключены входы дифференциального усилителя промежуточного каскада усиления 2 на транзисторах 14 — 17, соединенных между собой по каскадной схеме включения с пспользова20 пнем транзисторов противоположных типов проводимостей.

Коллекторы дифференциальной пары транзисторов 14. 15 сосдппены с положительным полюсом источника питания, а эмиттеры — с

2s эмнттерами транзисторов 16, 17, коллекторы которых соединены с коллекторами транзисторов 18, 19 — динамическими нагрузками транзисторов 16, 17 и с базами транзисторов

20, 21 — эмиттерпых повторителей. Объеди30 пенныс базы транзисторов 18, 19 связаны с

414?04

30

-миттсром транзистора 20 и через резистор

22 — с о" рицательным полюсом источника питания. С этим же полюсом через резисто ры 23, 24 соединены эмиттеры транзисторов

18, 19. Коллекторы транзисторов 20, 21— эмиттерпых повторителей — подключены к положительному полюсу источника питания.

Базы транзисторов 16, 17 соединены между собой н с делителем напряжения IIB резисторах 25, 26, входящих в состав управляемой термостабилизирующей цепи, образованной транзисгором 27, база которого подключена к базам транзисторов 6, 7 — динамических нагрузок входного дифференциального усилителя, эмиттер "ILðåç резистор 28 — с положительным полюсом источника питания, а коллектор через последовательно соединенные резисторы 25, 26 — с базой транзистора 12 и переходом коллектор — база диода 29, Змиттер диода 29 через резистор 30 подключен к от рицательпому полюсу источника питания.

Змиттер транзистора 21 соединен с базой усилителя напряжения 31 выходного каскада усиления 3 через резистор 32 — с отрицательным полюсом источника питания, с которым соединен и эмиттер транзистора 31 через резистор 33.

Коллектор транзистора 31 соединен с коллектором транзистора 34 — пассивной динамической нагрузкой, базой транзистора 35— эмиттерпого повторителя с транзистором 36 в его эмиттерной цепи, а также со входом нижнего плеча оконечного усилителя 37, Коллектор и база диода 36 подключены ко входу верхнего плеча оконечного усилителя

38 и с коллектором транзистора 39, со включенным в эмиттерную цепь последнего резистором 40, соединенным с положительным полюсом источника питания.

Вход верхнего плеча оконечного усилителя

38 и база транзистора 31 соединены между собой через конденсатор 41, обеспечивающий частотную коррекци|о к области высоких частот.

Базы транзисторов 39, 34, 27, 6, 7 подключены к резистору 42, второй вывод которого соединен с отрицательным полюсом источника питания.

Усиливаемый сигнал подается на базы транзисторов 4, 5 дифференциального усилителя входного каскада усиления 1 и с коллекторов этих транзисторов поступает на базы транзисторов 14, 15 дифференциального усилителя промежуточного каскада усиления 2.

Пройдя эмиттерные повторители (транзиcIopII 20, 21), сигнал, снятый с коллекторов транзисторов 16, 18 и 17, 19, поступает на вход усилителя напряжения (транзистор 31) с динамической нагрузкой (транзистор 34).

Вследствие большого дифференциального сопротивления динамических нагрузок (транзисторы 6, 7) и входного дифференциального сопротивления промежуточного каскада усиления 2 коэффициент усиления примерно на порядок выше коэффициента усиления с обычными резистивными нагрузками.

Сигнал помехи, возникший на базах транзисторов 4, 5 входного каскада усиления 1, частично компенсируется за счет симметрии двух дифференциальных усилителей (транзисторы 4, 5 и 14 — 17) и, кроме того, дополнительно подавляется благодаря отрицательной обратной связи по общему сигналу: поступив на базы транзисторов 4, 5, он в противофазе попадает с их коллекторов на базы транзисторов 14, 15 и с баз транзисторов 16, 17 через резистор 25 делителя напряжения на базу транзистора 12 (управляемого источника стабильного тока), инвертируется им и подается в противофазе в эмиттеры транзисторов 4, 5, где компенсируется.

Предмет изобретения

Операционный усилитель, содержащий последовательно соединенные входной дифференциальный каскад с генератором тока и с динамической нагрузкой»а транзисторах с объединенными базами, управляемый термостабилизируемый каскад на транзисторе, в коллекторную цепь которого включены последовательно соединенные резисторный делитель и диод, промежуточный дифференциальный каскад, в цепь эмиттеров транзисторов которого введена динамическая нагрузка на транзисторах с объединенными базами, в цепь коллекторов которой в свою очередь введена дополнительная динамическая нагрузка, выходной каскад, отличающийся тем, что, с целью повышения коэффициента подавления помехи, место соединения баз транзисторов динамической нагрузки промежуточного каскада соединено со средней точкой резисторного делителя управляемого термостабилизируемого каскада, база транзистора которого подключена к месту объединения баз транзисторов динамической нагрузки входного каскада.

414704

Г

1

l !

1 !

1 !

1„

1 !

1 !

I8õ Â !

1 ! !

+Р

i m! ! !

1

L

Составитель H. Дубровская

Техред T. Курнлко

1,оррсктор Е. Хмелева

Редактор Б. Федотов

Типография, пр. Сапунова, д. 2

Заказ 1356)10 Изд. ¹ 481 Тирал< 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий

Москва, 7К-85, Раушская наб., д. 4, 5