Многоканальный цифровой коррелометр

 

-.то

1 . Тс: ф >.

О П И С А Н И Е 419895

Союз Советских оциалистимеских

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 24.01.72 (21) 1738411/18-24 с присоединением заявки ¹ (32) Приоритет

Опубликовано 15.03.74. Бюллетень ¹ 10

Дата опубликования описания 20.09.74 (51) Л !. Кл. б 06f 15/34

Государственный комитет

Совета Министров СССР ло делам изооретений и открытий (53) УДК 681.142.5 (088.8) (72) Авторы изобретения

В. Н. Андреев и Ю. И. Грибанов (71) Заявитель (54) МНОГОКАНАЛЪНЪ1Й ЦИФРОВОЙ КОРРЕЛОМЕТР

Предлагаемое изобретение относится к цифровой электроизмерительной технике и предназначено для одновременного вычисления в реальном масштабе времени полного набора авто- и взаи IHblx корреляционных функций fl случайных процессов, что может быть использовано в задачах автоматического управления, технологического контроля и т. д.

В настоян;ее время известны и получили распространение цифровые коррелометры параллельно-последовательного действия, которые вычисляют в реальном масштабе времени

m ординат автокорреляционной функции случайного процесса одного канала измерения или т ординат взаимной корреляционной функции случайных процессов двух каналов измерения.

Такие коррслометры, которые можно назвать двухканальными (по числу обрабатываемых случайных процессов) обычно включают в себя два аналого-цифровых преобразователя (АЦП), два регистра сомножителей, в которые поступают из АЦП дискретные отсчеты входных сигналов; множительное устройство, сумматор произведений и выходное запоминающее устройство (ЗУ) для хранения частичных сумм произведений отсчетов с одинаковым временным сдвигом в процессе вычислений и после их завершения, Временный сдвиг между отсчегами входных сигналов образуется с помощью промежуточного ЗУ либо определенным порядком выборки.

Во многих задачах технологического контроля, автоматического управления, техниче5 ской диагностики, самонастройки и т. д. необходимо в реальном масштабе времени вычислять авто- и взаимные корреляционные функции несколь«их случайных процессов, Такие задачи можно решать, используя необхо10 димое количество (по числу вычисляемых корреляционных функций) двух«анальных «оррслометров параллельно-последовательного действия. Однако подобная вычислительная система дорога, сложна по количеству использу15 емого оборудования и сс применение не всегда оправдано.

Цель предлагаемого изобретения — расширение возможностей двухканального «оррслометра. Предлагасмып и-канальный коррсло20 метр параллельно-последовательного действия обрабатывает в рсальном масштабе времени одноврсмеtllto и случайных процессов и вычисляет одним вычислительным устройством все авто- и взаимные «оррсляциопные функции

25 этих процессов.

Сущность изобретения заключается в том, что между поразрядными выходами 2 и регистров, в которые поступают из и аналогоцифровых преобразователей дискретные от30 счеты и обрабатываемых случайных сигналов, 3

H входами блока умноже11И31 включены блоки

СХЕМ «31» (СОВПадеНИЯ) ДЛЯ ЗаНЕСЕНИЯ В ОЛОХ умножения пар дискретных отсчетов Входнь . си.нылов; выоор сомножителеи, вводимых в

oJI0Ic умножения, производится с помощью

Олокы вы00ры сомножи i елеи (lidp сомножи il леи) > Входы кОТOp0i 0 сОединены с 110рызряднь;ми выходами rpyllllbl младших разрядов (триггеров) адресного счетчика, а Выходы соединены со Входами олоков схем «li». liop00НОЕ СХЕМНОЕ РЕШЕНИЕ ПОЗВОЛЯЮТ ОДНИМ Вь|ЧИСли| сль1|ым устроистВОм 00ра0а 1ыва гь 13 рс альном мысш|ыое времени п случаипых процсссов и Вь|числя l ъ ПОлныи на00р аВ < 0- и

Взаимных коррел|1цион11ых функции (13coi 0 а кривых) .

Функциональная схема предлагаемо|о коррелятора приведена ны черге;ке, Ооозначе|чия, принятые на схеме: i (|), l (2),... l (и) — аналого-цифровые преобразователи (АЦ11); 2(l), 2(2),... 2(и), 2(n+i), 2(а+2),... 2(2и)— регистры сомножителеи, в которые заносятся из Н i,l l KoJIbl дискре113ых oTcHO i 013 Входнь|х сигналов; 3 (l),,3 (2),... 3 (n), 3 (гг-1-i ), 3 а-1-21,... 3(2п) — бло .и схем «ii» (совпадений). Кроме того в схему внесены: Олок yiIравления 4, блок выоора сомножителей 5 (iiap сомножителей), блок умножения б, сумматор произведений 7, запоминающее устройство (5У) ь, дешифратор 9, адресный счетчик 10, младшие разряды адресного счетчика 11 (группа), старшие разряды адресного счетчика i2 (группа).

11редлагаемыи коррелятор включает в себя и аналого-цифровых преооразователей 1(1), l(2),... 1(n), выходы которых соединены со входами регистров 2(1), 2(2),... 2(а), 2(и+1),... 2(2n), поразрядные выходы yiioмянутых регистров соединены с блоками схем

«li» 3 (i), 3 (2), ... 3 (и), 3 (n+i ), 3(и+2),... 3(2n); количество схем совпадений в блоке равно числу разрядов в регистре, Каждый из поразрядных выходов регистра соединен с одним входом одной схемы «11», второй вход схем «И» (совпадений) всех блоков соединен с блоком управления 4; третий вход схем совпадения соединен с соответствующим выходом блока 5 выоора сомножителей (пар сомножителей). Выходы всех схем «11» всех блоков подключены ко входам блока умножения б, выходы которого подключены ко входам сумматора произведений 7, являющегося регистром числа выходного ЗУ 8. Выбор адреса ЗУ производится с помощью дешифратора 9, соединенного с поразрядными выходами группы младших разрядов 11 и группы старших разрядов 12 адресного счетчика. Поразрядные выходы группы 11 соединены со входами блока 5. Вход группы 11 соединен с блоком управления 4. Группа 11 пересчитывает тактовые импульсы, поступающие из блока управления на п2, группа 12 — пересчитывает на m. Блок 5 является деши|рратором состояний младших разрядов адресного счетчика и имеет и потенциальных выходов. С

419895 помощью младших разрядов адресного счетчика ЗУ делится на и зон — по количеству

Вычисляемых кривых; старшие разряды делят каждую зону на т адресов — по количеству вычисляемых в каждой кривой ординат.

Процесс обработки случайных процессов состоит из Л полных циклов вычислений (до дос- и;кения заданной статистической точности), в течение ка кдого из них вычисляется по одному произведению для каждого временного сдвига km (k=0, 1,... т — 1) между отсчетами обраба-,ываемых процессов.

1(аждыЙ полный цикл состоит из аг частных циклоВ, В Tc loíHe частного цикла Вычисляются всс произведения для одного значения вре;ленного сдвига. Частный цикл состоит из а тактов. В течение такта получается произведение одной из пар отсчетов, находящихся в регистрах 2 (i), 2 (n+j)—

xI (Ьп -.) х, ((lln + а) Ь-,), полученное произведение добавляется в сумматоре к частичнои сумме произведений отсчетов тех же процессов с соответственным временным сдвигом, полученной в предыдущих циклах— г — I

Q х,.(lmh,с) х ((1m+k) Л ), г=| и получается новая частичная сумма г хфтЬ-.) х . ((1т + k) Ь ), I=I

В процессе вычислений в регистры 2(1), 2(2),... 2(п) поступают отсчеты х, (lm Ь-.) (в первый такт первого частного цикла, интервал следования отсчетов — тЛт); в регистры 2(п+1), 2(,г+2),... 2(2n) поступают отсчеты х ((lm+ lг) Ь-.) (в каждый первый такт каждого частного

45 цикла вычислений, интервал следования отсчетов — Ьт). В течение каждого частного цикла вычислений получаются произведения хг(1глМ х ((lò -1- k) Ь-.) — ВСЕГО п ПроИЗВЕДЕНий. рассмотрим порядок работы коррелометра в течение v-того полного цикла вычислений.

В начале первого такта первого частного цикла -того полного цикла в регистры 2(i) поступают отсчеты хг (|агА ), а в регистры 2(гг+1 ) — отсчеты х> (|агЛ ).

60 Далее из блока управления 4 в адресный счетчик подается «1», и он устанавливается в нулевое состояние, Блок выбора пар сомножителей б дешифрирует состояние группы 11 младших разрядов адресного счетчика и подаст разрешающий потенциал на блоки схем е

419895

Х! ())тЛ )) Хд (ч тД.) )

g х, (lпгЛ-.) х, (!2пЛ-)

В=1

<; ((п2+ 1) Л "); х (тЛ-ч) х. ((т+ 1) Ь-.), «И» 3 (1), 3 (и+1) . Из блока управления 4 поступает команда опроса всех блоков схем

«И» и через группы 3(1), 3(п+1), на которые подано разрешение с блока 5, в блок 6 поступают сомнсжители из регистров 2(1), 2(а+1) — в данном случае эти сомножители равны. Из 3 8 в сумматор 7 с штывается сумма произведений ,— 1

Q х, (lzzzb, ) х, ((пгЛ-).

2=1

Сомножители, поступившие в блок умножения, перемножа!отся, полученное произведение добавляется в сумматоре к находящейся сумме и новая сумма

Х х1 (!ЩЛ-)

1 =1 записывается в ЗУ 8. Затем сумматор 7 сбрасывается в нулевое состояние. На этом первый такт первого частного цикла заканчивается.

Во второй такт из блока управления 4 в группу 11 младших разрядов добавляется «1», блок выбора сомножителей 5 подает разрешение на блоки схем «И» 3(1), 3(п+2), сомножители вводятся из регистров 2 (1), 2 (22+2) в блок умножения 6, из ЗУ 8 в сумматор 7 считывается частная сумма ч — 1

",, х, (!тЛ ) х, ) lтЛ-.);

l 1 введенные в блок 6 сомножители перемножаются, и полученное произведение добавляется в сумматоре к находящейся там сумме, новая сумма записывается в ЗУ, а сумматор сбрасывается.

Описанный порядок работы повторяется в течение всех а тактов первого частного цикла.

В конце последнего такта первого астного цикла регистры 2 (а+1), 2 (n+2),... 2 (2п) сбрасываются.в «0» и на этом первый частный цикл заканчивается.

В начале первого такта второго частного цикла в регистры 2(п+1), 2(а+2),... 2(2n) поступают отсчеты после поступления «1» из олока управления 4 в адресный счетчик из группы младших разрядов 11 в группу старших разрядов 12 подается «1» переноса, и порядок работы повторяется аналогично описанному для первого частного цикла. В течение 2-го частного цикла получается набор произведений которые доба ..-.яются в сумматоре к частным с :мх!ач! ч 1

, х, (!тЛ-.) х, ((!т + 1) Л-J

2=1 и получаются новые суммы

) х, (!п2Л-.) х ((!т + 1) Л ).

l-1

Порядок вычислений в течение каждого частного цикла повторяется для всех частных циклов. Таким образом. в течение полного vтого цикла вычислений получается набор произведений х, (п22Л ) х, ((vm + А) Л-.), (2 = 1, 2,..., и;

j=1,2,..., и; 1=0,1,..., m — 1)— — всего 12 222 произведений, и образуются частные суммы ч

Q х1 (нnA-.J х. ((чт + Й) Л-).

1 =I

В конце последнего такта последнего частного цикла регистры 2(i), 2(гг+!) сбрасываются в «0», -тый цикл вычислений заканчивается.

Через Л полных циклов вычисления прекращаются, и в ЗУ 8 оказываются оценки п корреляционных функций, по m точек каждая.

Из всего набора функций получаются и автокорреляционных функций

) 2,(lгЛ-.) (2 = /) и п(п — 1) взаимных корреляционных функций

g„. (и-.) (i + j).

Описанный коррслометр вычисляет по две ветви для каждой взаимной корреляционной функции, Б течение каждого частного цикла п(п — 1) вычисляются — пар «симметричных»

40 2 произведений х (ииЛ-.)х ((н22+ Iz) Л".J (2 = р; = q; р =,— q) и х ())nzh)) х (())222 + 2)!) Л.) (z:q; ).:p; p))=q)) образующих точки взаимной корреляционной функции, сиз!метричные относительно ординаты

Таким образом, из а- ветвей получаются и

n(n — 1) автокорреляцпонных и полных взаим2

55 ных корреляционных функций.

Предмет изобретения.)11ногока Ia;)»Il»Iil цифровой коррелометр, со60 держащий блок управления, выход которого подкл!о:e» ко входу адресного счетчика, выходы адрс .пого счетчика через дешифратор подклю .епы к запоминающему устройству, выход которого соединен с сумматором, подклюá5 ченным к блоку умножения, выход сумматора е 4фъ

) . Ъ

419895

Составитель Э. Сечина

Техред Т. Курилко

Корректор А. Дзесова

Редактор А. Белявская

Заказ 2875/11 Изд. № 1526 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 соединен с запоминающим устройством, аналого-цифровые преобразователи по числу каналов, выход каждого из которых подключен ко входам регистра сомножителя своего канала, отличающийся тем, что, с целью расширения функциональных возможностей устройства, оно дополнительно содержит блок выбора сомножителей, входы которого соединены с выходами младших разрядов адресного счетчика, а выходы подключены соответственно к первым входам дополнительно введенных в каждый канал блоков схем «И», вторые входы которых подключены ко входам

5 соответствующих регистров сомножителей, а третьи входы объединены и подключены ко входам блока управления, выходы блоков схем «И» объединены и подключены ко входам блока умножения.