Цифровой вычислитель функций синуса и косииуса

 

(111 419896

Союз СоветскнХ

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 03.05.71 (21) 1652538 18-24 (51) Л1. Кл. О 061 15 34 с присоединением заявки (32) Приоритет

Опубликовано 15.03.74. Вюллстень ЛЪ 10

Дата опубликования описания 12.08.74

Государственный комитет

Совета Министров СССР оо делам изобретений и открь1-,I é (53) 1 Д1w 681.325(088.8) (72) Авторы изобретения

В. М. Зайцев и В. Н. Путков (71) Заявитель

Минский радиотехнический иист итут (54) ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬ ФУНКЦИЙ

СИНУСА И КОСИНУСА

Изобретение может быть использовано в устройствах цифрового автома1ического управления, в устройствах цифровых радиаль| округовых разверток, язимутальной ориец гяции, в устройствах отображения графическоп информации. Известен цифровой вычислитель функций синуса и косинуса, содержащий псрвый блок управления, первый вход которого подключен к выходу генератора тактовых импульсов, второй вход — ко входу вычислителя и входу счетчика аргумента, а его выходы подключены к первым входам четырех групп схем «И» и первым входам второго и третье1о блоков управления, выходы которых соедипены соответственно с первыми входами регистра косинуса и регистра синуса, второй и третий входы каждого из которых подключены к выходам четвертого блока управления, входы которого через два последовательно соединенных триггера подключены к выходу счетчика аргуме1па; входы первой и третьей групп схем «И» подключены к выходу регистра косинуса, а их выходы соединены со входами первой групп схем «ИЛИ», вторые входы второй и четвертой групп схем «И» подключены к выходам регистра сипуса, я их выходы соединены со входами второй групп схем «ИЛИ>-.

Недостатком таких устройств является необходимость пересчета аргумента при их сопряжении с другими устройствами и сложными связями между узлами.

С целью упрощсцпя структуры цифровой вычислитель функций синуса и косинуса содержит сумматор приращешш синуса, сумматор прир»щеций косинуса и счетчик коррекции, вход которого соед1шец со входом вычислителя, я выход — с третьим входом первого блока управления; входы сумматора приращений синуса прпсоедпцепы к выходам схем

«ИЛИ» первой группы и выходу первой схе10 мы «И» первой группы, а его выход подключен ко второму входу 1ретьего блока управления; входы сумм;пора приращений косипуса присоедп11ецы к выходам схем «ИЛ11» второй группы и выходу первой схемы «И» вто15 рой грутшы, а cro выход подключен ко второму входу второго блока управления. На чертеже приведеll;i с1руктурцая схема предлагаемого устройств», которое состоит пз первого блока управления 1, гецерятора тактовых

20 импульсов 2, с.1етчп "a аргумента 3, четырех групп схем «11» 4, 5, 6, 7, второго блока управления 8, третьсго олока управления 9, регистра косинуса 10, регистра синуса 11, четвертого блока упрявлецпя 12, двуx триггеров

25 13 и 14, двух групп схем «ИЛИ» 15 и 16, сумматора приращений синуса 17, сумматора приращений косп11уся 18 и счетчика коррекции 19, входа вычислителя 20. В псходцом состоянии содержимое счег1пка аргумента 3 и содержи30»ое счетчика коррекции 9 равны нулю. Триггеры 13, 14 также 11»ходятся в нулевом состояппи, ч|о соответсгвус первой четверти. Триггеры регистра !<()cllilуса !О и сумматора приращений кос шуса 12 ус7|)!1!!ВЛ5!в!!)о!С5! в единичное состояние, » 7!)!!Ггер|! регистра синуса и сумматор» пр!|ращений синуса 17 устапав- 5 лива!о|ся В пулев с сос!Ояпие. 3!о соответствует пач альп ым условиям иптегрировапия: (!?() — — О, siLi (р —— -О, cos (I„- —— 1.

При Гоступлепии па вход устройства 20 запу- 10 скающего импульса в счетчик аргумента 3 и в счетчик коррекции 19 заносится сдипи);а.

3TOT ?I(P H5ill);..IbC I7()C i уll»eT H 1 б.!OI(у|7р;!В,ТСПИЯ 1 ип7 сГPHP(OU>!I!Bc.; Этот О. 1ок фоРЫИРмст из сории импульсов, Выдаваемых генератором 15 тактовых импульсов 2, импульсы управления интегрированием. Перв и! блок упр2влепиil 1 выдает п?!пульс управления с.|оже!|ие:и, козорый опрашивает груп ы сх м «И» 4, 5, передавая па сумм»7 оp . С(?держ1!мое регистра 20

I(ocHII)? c2 10 и Il» c), . i !с!тор i8 — cogep?I(LI.:)!Ое регис7р» синуса 11. Возпика!Ощие при этом переполпепия сум.,;»торов 17 и 18 пос;упа)от па второй и трс!51!! блоки управле!И|я 8 и 9 соответствеппо. Во избе>каппи Изменения СО- 25 дер>кимого регистра 10 и 11 импульсы персполпеп|гя запоминаю-|ся в специальных счетчиках регистрации переполпепий блоков у правления 8 и 9. После окопчаппя первого т»ктЯ сло>к(.пи51 и ЗЯИОмппапн51 Возпикших pH (3 этом переполпепий сумматороь 17 и 18 выдается второй импульс управлепия сло>кепием, который опрашпвае7 группы схем «È» 5 и 7, передавая coÄicp?«»iloe регистров 10 и 11

CO C7BHi 0i(i Па (?()>ициепт 1, 5. Бозш3кающие импульсы переполнения сумматоров 17 и

18 поступают о!|Ять в счетчики регистрации 40 переполнений. После Окончания ьторого такта суммирований !12 блоки управления 8 и 9 поступает импульс передачи переполнений, коTOPbI1I ОСУIЦЕСТВЛЯЕТ СЛО?КЕПИС ИЛИ ВЫс|ИТс!ПИС, II2KoIIJIeIIIlbI < 32 ДВЯ i »êò2 сум IHpOB2!II пе- 4» реполпепий в регистры 10, 11, которые выполнены как ревсрсивпыс счетчики. Управг|яю!цие потенциалы па сложеш!е или вы и тапис вырабятыва|отся B 3»BiicH! Ioc и! QT помеp2 »B.)ICIIH51 i2. 1(,с7?к,lb .й . >О

21-й цикл иптегрпрова!!ия со счетчика коррекции 19 па первый блок управleiiH:I 1 поступает сигпал корре:(ции. При поступлеш|и сигнала коррекции осуществ 75ielc5; коррекция, закл|очающяяс5! B олпом,l»ll0 lliHтельпом;)и(<лс ЯБ

iHiTerPHPOB2iiИЯ ПРИ фПКСИРОвс,1:По)1 ЗПЯЧС!IПП аргумента в счетчике аргумент» 3. Схема у!равлепия сложением-ьыч|(таппсм переполнений в блоке упр»влеппя 8 с7ужит для 3»! 0минания возпика!о!цп.; за два такт» сумм п- 6(3 ровапий в сумматоре приращспи ; косинуса

18, переполнении и последующей пх перед» IH в регистр zocHiiyca 10. Она предсгавляс-, собой двухразрядпый счетчик, выполпеппый !12 триггерах, Возможно лишь три состояш!я счс)- бБ

Чи кс! ОC H 1 j)»i)liil li(pP!10 7ilCIIH!l: 1 ) «00» — CC лп;! Д)3» )»к» с южсппя псреполпепия пе

В03:! П;(7!); 2,! : 0 !» CC, i li:Зс!,,) IB» T»I(T2 C 70>I(еш|я возпикл(; одно псрсполпепие ь сумматоре

I. pI;;:>2H(eHHé косипуса 18; 3) «10» — если за

ДВЯ 1 с)1<7 с| С Iожвl|И5! ВОЗНИКЛИ ДВЯ ПЕРЕПОЛНЕ пия в су)!312!Оре I!pH, ;ащспий косинуса 18.

Вс ie 32 дгумя им!|у;|ьсами c)10?HCIIHII, выдаВс1С!)1ЫЪ(и ОЛОКОМ уппаБЛЕНИя 1, ВЫдяЕТСя ИМ пульс 17срс inilH перепо, !ПСИПЙ, I

Перси(?лпеп!15! со c)ie i )!Hi(2 ре! IIcrp2 ции перепол !сп?!, Нос(уп»)(?! в регистр косинуса i0, !

30 <дсйс ВУ)! i!", с ic l !lb!c Бхо jbl тРиГI ePGB млад11)|IХ Pс»3РЯД()13. !>,!ОК У IIPс!Б.ТЕПИЯ СЛО?КЕНИСМв!!ч17)апис Нсреполпспий служит для запомиП?IПИ 2031! ИКЯЮПIH < З.i,ДВЯ ЯКТЯ Có71МИРОВЯппй в су.;:мапгоре прпрап,ений синуса 17, персполпс(!!!!! и после,i )01цей их передачи в реГпс ° p сип1 с2 1 1. i !(Одо НЯЯ ОрГанизациЯ Bb1 1и

С7!!7еля позволl!e- получи!b однород вычисли!07ь!Пяй про!.ссс и, следовательно, npc;lc7hli0 прос!ую структуру вычислителя три-! опомс! р ичссl;и х с)IH! С2 и 1(осипу са. Испольso132ПИЕ Сс1Е7 ЧИКОВ !)СГИС) РЯЦИИ ПЕРЕПОЛНЕНИЙ И схемы упр В.!е!! 151 четвертями позволило иск,! IОЧИТЬ 0)!СР»! И!О ВЫЧП l сlПИЯ. !

Iре.|мет изобретения

Цифровой Вычисли!ель функций синуса и косинуса, содержащий первыи блок управлеiiL»!, первый блок ко!Орого подключен к выходу генератора !»êòoBûõ импульсов, второй вход КО 13 .О;!") Бычпслителя и Входу счетчика аргумент», » его!3bl. olbi подключены к перВы )1 Входс!,| -!стыр сх Групп схем <<И>> и перВЫ I 13ХОдс!М ВтОрОГО И трЕтЬЕГО бЛОКОВ уПраВ,7pIiIl5l, Входы которых соединены соответствс|шо с первы ill Входами регисгра косинуса и регистра синус», второй и !ретий входы каж;)ОГО ИЗ 1<ÎTÎP.ЯХ ПО.,КЛIО iPIIbi К ВЫХОДЯМ ЧЕТВертого блока управления, входы которого через iB! последов»7ельпо соединенных триггера подключены к Выходу счетчика аргумента; в!орые входы первой и третьей групп схем

«И» подк:почспы к выходу регистра косинуса, а Iix Выходы сосди||сны со входами первой группы c?;el:, «ИЛ!1», вторые входы второй и чс!Вертои групп схем «И» подключены к выход!!.,1 регистра С1!Нуса, а их выходы соединены со: 0;;aми второй группы схем «ИЛИ», 0тл и ч 2 ющий с я тем. что, с целью упроцспия структуры, 0» содержит сумматор прира!цепий синус», сумма!ор приращений косипуса и сче-.ч|п< коррекции, вход когорого соед;п|сп со входом вычислителя, а выход — с третьим входом первого блока управления;

|!ходы сумматора приращений синуса npucoelHiie»b к выходам схем «ИЛИ» первой группы и выходу первой схемы «И» первой группы, i его Выход подкл!очеп ко второму входу третьего блока управлспия; входы сумматора приращений косинуса присоединены к выхо41(дЫЦО подключен ко и орому входу второго блока управлспп,;.

Сосгаиитсли !1. Шелнпова

Техред Т. 1(урилко

Корректор И. Увакина

Редактор Л. Цветкова

Заказ !907/7 Изд. ¹ !383

П1!ИИПИ Государстмшого комитсга по делам изобретен.ш и ."i!оскпа, )К-35, Ра; I i 1s

Типография, пр. Сапунова, 2 дам схем «ИЛИ» второй группы и выходу первой схемы «И» в-орой группы, и выход

Тира к е24 По ииснос

Со ега Ми|шсгр ли СССР открь, гпш наб., д. 4 5