Устройство для преобразования компонент тензора

 

Союз Советски а

Социалистически к

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (< i 734 703

>%,,Г (6l ) Дополнительное к авт. свид-ву (22) 3 а я влено 2 3.01.78 (21) 257 1966/18-24 с присоединением заявки ¹(5l) lVl. Кл.

G 06 F 15/20

Государственный комитет (23) П риорнтет

Опубликовано 15.05,80. Бюллетень ¹ 18 ло делам изобретений и открытий (53) УД,К681.14 (088.8) Дата опубликования описания 16.05.80 (72) Автор изобретения

Е. И. Духнич (71) Заявитель

Новороссийское высшее инженерное морское училише (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОМПОНЕНТ ТЕН3ОРА

= С Л1

%1 после второй

ë2 с Ав2

22. 22

Изобретение относится к вычислительной технике и предназначено для построения на его основе специализированных

1lBM.

Известны арифметическйе устройства

5 для обработки координат векторов, предназначенных для решения задач, содержаших большое количество координатных преобразований. Эти устройства выполняют преобразование координат вектора при повороте осей прямоугольных координат (Х, т ) на угол с1., то есть — =C (1) где.C= . 1- матрица поворота коСоь а э тзсй

-s ne сом) ординат.

Они содержат сдвигаюшие реГистры, коммутируюшие блоки, сумматоры-вычитатеI ли и позволяют выполнять преобразование (1) на порядок быстрее, чем традиционные арифметические устройства. Преобразование (1) можно считать преобразова2 нием компонент одновалентного тензоРа (каким является вектор) на плоскости Я

На практике часто требуется проводить преобразование компонент двухвалентного тензора, которое имеет вид

A=c b,ñ (2) где Ст - транспортированная матрида вращения;

A щ матрица компонент тензора. 2 22

Преобразование (2) может быть выполнено с помошью указанных устройств за четыре операции поворота, причем после первой операции будем иметь

734703

«О -"„) = к „с(„) (4) или

3 после третьей д"" =С

f и четвертой

21 « . ъ„

Однако такое время реализации не всегда. допустимо на практике, Наиболее близким по технической реализации является арифметическое устройство, работающее по алгоритму Волдера позволяющее вычислять координаты р=у, Б + у

4 (з)

8= с1 —

В предыдуших выражениях x„, („, 6„-— значения координат и угла на j -ой итерации; 1-, — оператор направления вращения, равный дпя соотношения (4) ;=siq8;, а для соотношения (5) ; = e 1 рп (- (; ) (7)

У1 - угловая скорость, равна a cfy2 ";

К вЂ” коэффициент общего удлинения вектора, равный произведению коэффициентов удлинения на каждой итерации и

K;= И 3+2 ь=

g., у, g =(- исходные данные; — номер итерации ()=l 2

° ° 4фv)ý

Арифметическое устройство, реализуюшее алгоритм (3), состоит из двух сдвига юших регистров, накапливающих значения координат, регистра угла и трех сумматоров-вычитателей, причем выходы регистров координат соединены с первыми входами двух сумматоров-вычитателей, вторые входы которых соединены через коммутируюшие блоки со сдвиговыми выходами противоположных регистров; выход регистра угла соединен с первым входом третьего сумматора-вычитателя, на второй вход которого подаются.значения угловых постоянных, выходы сумматоров-вычитателей соединены со входами соответствующих регистров tlj, 15

З0

4

Наиболее близким к предлагаемому яв-. ляется устройство для преобразования компонент тензора, содержашее три регистра сдвига, два коммутирующих блока, три сумматора-вычитателя, причем выходы первого и второго регистров сдвига соединены с соответствующими входами коммутируюших блоков, управляющие входы которых подсоединены к первому входу устройства, вход старшего разряда третьего регистра соединен с выходом третьего сумматора-вычитателя и первым ,выходом устройства, выходы младших разрядов регистров сдвига подключены к первым входам сумматоров-вычитателей, второй вход третьего сумматора-вычитателя соединен с вторым входом устройства, входы первого и второго регистров сдвига подсоединены ко второму и третьему выходам устройства соответственно (21, Н едостатко м таких устройс тв является большое время реализации пробразования равное времени выполнения четырех операций поворота вектора, Цель изобретения - повышение быстродействия устройства при выполнении преобразования компонент тензора.

Указанная цель достигается тем, что устройство содержит четвертый и пятый регистры сдвига, третий и четвертый коммутирующие блоки, четвертый и пятый сумматоры-вычитатели, три сумматора, три вычитателя и два элемента запрета, причем выходы четвертого и пятого регистров сдвига соединены соответственно со входами третьего и четвертого коммутирующих блоков, управляющие входы которых подключены к первому входу устройства, первые выходы первого и четвертого коммутирующих блоков подключены ко входам первого вычитателя, первые выходы второго и третьего коммутирующих блоков соединены с входами первого сумматора; выходы четвертого и пятого регистров сдвига подключены соответственно к первым входам четвертого и пятого сумма оров-вычитателей, выходы первого вычитателя и первого сумматора соединены со вторыми входами второго, четвертого и первого, пятого сумматоров-вычитателей соответственно, входы второго сумматора подключены к выходу первого сумматора-вычитателя и второму выходу четвертого коммутирующего блока, а выход - к второму выходу устройства, входы второго вычитателя соединены соответственно с выходом второго сумматора-вычитателя и вторым выходом третьего ком5 мутируюшего блоке, а выход — с третьим выходом устройства, входы третьего вычитателя подключены соответственно к выходу четвертого сумматора-вычитателя и второму выходу второго коммутирующего блока, а выход — к четвертому выходу устройства и входу первого элемента запрета, входы третьего сумматора соединены со вторым выходом первого коммутирующего блока и выходом пятого сумматора-вычитатепя, а выход — с пятым выходом устройства и входом второго элемента запрета, управляющие входы элементов запрета подключены к третьему входу устройства, а выходы — ко входам 15 четвертого и пятого регистров сдвига соответственно, управляющие входы всех сумматоров-вычитатепей подключены к четвертому входу .устройства, Преобразование компонент тензора вы- 20 попняется по алгоритму л2 (+И ) лг - 2i .25

7347

А - д гл (+ 4) =игл(2 4;(22|-Алл,)-2,лг )

22(М) 22 ч л2 2ЛЙ Лл >

30 ( где значения „ определяются по формуле (6), а.&„=с(Реализация алгоритма (8) выполняется за то же время, что и алгоритм (3), причем результирующие компо35 ненты получаются в масштабе

К=И(л+2- )

2 гл

При задании начальных значений д =у g = лл л лг

= Х и сохранении равенства Д „= A -- Q = л0

2л 22., сод устройство реализует алгоритм (3).

На чертеже показана блок-схема устройства.

Схема устройства содержит пять регистров 1-5 сдвига, три сумматора 12, 13, 29, три вычитателя 17, 18, 28, пять сумматоров-вычитателей 6-10, четыре коммутирующих блока. 23-26, при50 чем выходы младших разрядов регистров

1-5 сдвига соединены с первыми входами сумматоров-вычитателей 6-10 соответст венно, входы старших разрядов регистра

1 непссредственно, а регистра 4 через элемент 11 HE соединены с выходами сумматоров 12, 13 и выходами устройства 14 (A« ), 15 (А22 соответственно, входы регистра 2 непосредственно, а ре03 6 гистра 3 через элемент 16 НЕ соединены с выходами вычитатепей 17, 18 и выходами устройства 19 (A,Д, 20 (A2„) соответственно„выход регистра 5 соединен со Входом сумматора-Бычитат зля 1 0 Вто рой вход которого является входом 2 1 устройства, (узловой постоянной Ч ), а выход соединен со входом регистра 5 и является выходом 22 (& ) устройства, выходы всех разрядов регистров 1-4 соединены соответственно со входами коммутирующих блоков 23-26, управляющие входы которых соединены со входом 27 (управляющего сигнала) устройства, первые выходы коммутирующих блоков 23, 26 подключены ко входам вычитатепя 28, а блоков 24, 25 ко входам сумматора

29, выход вычитатепя 28 подключен ко вторым входам сумматоров-вычитатепей

7 и 8, а выход сумматора 29 - ко вторым входам сумматоров-вычитателей 6 и

В, первые входы сумматоров 12 и 13 соединены с выходами сумматоров-вычитателей 6 и 9, вторые входы со вторыми выходами блоков 26 и 23 соответственно, первые входы вычитатепей 17, 18 соединены с выходами сумматоров-вычитателей

7, 8,а вторые-со вторыми выходами блоков 25 и 24 соответственно, управляющие входы элементов ll, 16 HE соединены с входом 30 устройства,(запрета) а управляющие входы сумматоров-вычитателей 6-10 с входом 31 („) устройства.

При вычислении соотношений (2) предлагаемое устройство работает по алгоритму (8), а при вычислении соотношений 4), (5) — по апгоритму (3). В первом случае устройство работает следующим образом.

О еранды „„1 Ал2„, А2л„AÆ„.

А

Ол хранятся в регистрах 1-5, на вход

30 сигнал запрета не подается, по команде т-й итерации из устройства управления по входу 27 все коммутирующие блоки соединяют свои первые выходы с выходами соответствующих разрядов регистров таким образом, что на входы блоков

28, 28 поступают операнды, умноженные на величину 2, a свои вторые выходы таким образом, чтобы на входы блоков

12, 13, 17, 18 поступали операнды, умноженные на величину 2 " . С выходов младших разрядов регистров 1-5 операнды поступают на входы сумматоров-вычитателей 6-10, где в соответствии с сигналом (поступающим по входу 31 из устройства управления,. суммируются (вы- . читаются) .с Величинами (Ал21 А, ) р

734703 (А22 — A«„. ) Ч1, которые поступают с входов блоков 28, 29 и из запоминающего устройства по входу 21 соответственно, С выходов сумматоров-вычитателей 6-9 результаты поступают на входы сумматоров 12, 13 и вычитателей 17, 18, где суммируются (вычитаются) с соответствуI ющими операндами, умноженными на 2

Результаты операций А 1„(+<1, A12,.+ „)

A2„-(„.М) 2я1 )8 1записываются B регистры 10

1-5 соответственно, причем величина 61 4 подается по выходу 22 в устройство управления, где используются для выработки сигнала Ф ..Процесс повторяется до вы71+1 полнения заданного количества итераций. 15

В конце операции результаты выводятся из устройства по линиям 14, 19, 20и 15, При вычислении соотношений (4) работа устройства аналогична описанному процессу с той разницей, что в регистры 1- 20

4 заносятся значения X,, g, 9, 0 соответственно, а на вход 30 поступает .сигнал запрета. B случае вычисления соотношений (5) функция „. получается как функция знака — У1, снимаемого в уст25 ройство управления с выхода 19.

Эффективность предлагаемого изобретения заключается в сокращении времени преобразования компонент тензора в 4 раза при увеличении объема оборудования менее чем в 2 раза.

Формула изобретения

Устройство для преобразования компонент тензора, содержащее три регистра сдвига, два коммутирующих блока, три сумматора-вычитателя, причем выходы первого и второго регистров сдвига соедине- 40 ны со входами соответствующих коммутирующих блоков, управляющие входы которых подсоединены к первому входу устрой» ства, вход старшего разряда третьего ре гистра соединен с выходом третьего сум-45 матора-вычитателя и первым выходом устройства, выходы младших разрядов регистров сдвига подключены к первым входам соответствующих сумматоров-вычитателей, второй вход третьего сумматора-вычитате- ля соединен со вторым входом устройства, входы первого и второго регистров сдвига соединены со вторым и третьим выходами устройства соответственно, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит четвертый и пятый регистры сдвига, третий и четвертый коммутирующие блоки, четвертый и пятый сумматоры-вычитатели, три сумматора, три вычитателя и два элемента запрета, причем выходы четвертого и пятого регистров сдвига соединены соответственно со входами третьего и четвертого коммутирующих блоков, управляющие входы которых подключены к первому входу устройства, первые выходы первого и четвертого коммутирующих блоков подключены ко входам первого вычитателя, первые выходы второго и третьего коммутирующих блоков соединены с входами первого сумматора, выходы четвертого и пятого регистров сдвига подключены соответственно к первым входам четвертого и пятого сумматоров-вычитателей, выходы первого вычитателя и первого сумматора соединены со вторыми входами второго, четвертого и первого, пятого сумматоров-вычитателей соответственно, входы второго сумматора подключены к выходу первого сумматора-вычитателя и второму выходу четвертого коммутирующего блока, а выход — к второму выходу устройства, входы второго вычитателя соединены соответственно с выходом второго сумматора-вычитателя и вторым выходом тр етьего ком му тиру ющего блока, а выход — с третьим выходом устройства, входы третьего вычитателя подключены соответственно к выходу четвертого сум-. матора-вычитателя и второму выходу второго коммутирующего блока, а выход - к четвертому выходу устройства и входу первого элемента запрета, входы третьего сумматора соединены со вторым BbIxoдом первого коммутирующего блока и выходом пятого сумматора-вычитателя, а выход — с пятым выходом устройства и входом второго элемента запрета, управляющие входы элементов запрета подключены к третьему входу устройства, а вмходы— ко входам четвертого и пятого регистров сдвига соответственно, управляющие входы сумматоров-вычитателей подключены к четвертому входу устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 445042, кл. G 06 F 15/20, 1974.

2. "Электроника", 1966, Мю 18, . 30-38 (прототип).

734703

Составитель B. Субботин

Редактор O. Колесникова ТехредИ.Асталош Корректор М. Пожо

Заказ 2224/12 тираж 751 11одп исйое

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий . 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4