Стохастический интегратор

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик (11> 4284I I

К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства— (22) Заявлено 20.12.72 (21) 1860314/18-24 с присоединением заявки №вЂ” (32) Приоритет—

Опубликовано 15.05.74. Бюллетень ¹ 18

Дата опубликования описания 16.04.75 (51) М. Кл. 606) 1/02

G 06f 15 36

Гасударственный комитет

Совета Министров СССР оо делам изобретений и открытий (53) УДК 681.142.07 (088.8) (72) Авторы изобретения

A. H. Стребков и В. Г. Кирий

Иркутский политехнический институт (71) Заявитель (54) СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР

l Предлагаемое изобретение относится к области вычислительной техники и предназначено для интегрирования и преобразования случай ной последовательности импульсов в цифровой код,в,вероятностных вычислительных устройствах, используемых для моделирования сложных систем.

Известны схемы стохастических интеграторов (основной функциональный или выходной элемент вероятностных машин), которые содержат генератор импульсов, блок преобразования, выходы которого через схему «ИЛИ» соединены с выходом интегратора и с первым входом реверсивного счетчика, второй вход которого соединен со входом интегратора, а выходы подключены соответственно к первым входам блока преобразования, .и многоразряд,ный .датчик чисел, выходы которого соединены соответственно со (BTOpblMH входам,и блока преобразования.

Основным недостатком таких схем является то, что используемые в них реальные датчики случайных чисел генерируют неравномерно распределенные числа, а это приводит к погрешности, интегрирования входной случайной последовательности, что, в. свою очередь, накладывает требование на точность вероятностных характеристик датчиков случайных чисел.

Для устранения указанного недостатка стохастические интеграторы значительно усложняются за счет введенля дополнительного блока коммутации и выравнивания (схемы, уменьшающие отклонения вероятности знака

5 от 0,5) случайных знаков в каждом разряде датчика.

Целью предлагаемого изобретения является повышение точности интегрирования и упрощение схемы устройства, что достигается

10 |применением ° многовыходного управляемого вероятностного распределителя с регулируемымм законом раопределения, который обеспечи вает изменение вероятности появления импульсов .на его к выходах с коэффициентом

15 «взвешивания» 2 в сторону старших разрядов устройства, где i = О, 1, 2, ...,к — 1.

Изменение вероятности появления импульсов в такой закономерности на выхода вероятностного распределителя осуществляется путем регулировки на соответствующих управляемых входах этого распределителя импульсов.

iHa чертеже приведена функциональная схема стохастического,интегратора, содержащая многовыходной управляемый вероятностный распределитель 1, генератор импульсов 2, блок преобразования 8, выполненный на импульсно-потенциальных вентилях 4, потенциальные в оды (первые входы блока преобразования) которых соответственно подключены

428411

Предмет изобретения

Составитель Э. Сечина

Техред Г. Васильева

Редактор Б. Нанкина

1(орректор В. Гутман

Заказ 60 320 Изд. М 1571 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Тнп. Харьк. фил. пред. «Патент» к выходам реверсивного,счетчика 5, а импульсные входы (вторые входы блока преобразо вания) — к выходам вероятностного распределителя, выходы блока преооразования через схему «ИЛИ» 6 соединены с выходом интегратора и с первым входом реверсивного счетчика, второй вход которого подключен ко входу интегратора.

Схема работает следующим образом.

При появлении случайной последовательности импульсов g на,входе интегратора, т. е. на втором счетном входе реверсивного счетчика, содержимое счетчика будет у1величи ваться. За счет этого .импульсно-потенциальные вентили 4, управляемые триггерами реверсивного счетчика, будут коммутировать несовместные случайные последовательности импульсов (генерируемые многовыходным вероятностным .распределителем 1), которые суммируются с помощью логической схемы

«ИЛИ» б. Поэтому вероятность появления импульсов v,íà выходе схемы «ИЛИ» (на выходе интегратора) в течение определенного HHтервала времени возрастает пропорционально содержимому реверсивного счетчика, т. е. обеспечивается процесс интегрирования входной случайной последовательности .импульсов.

Так будет продолжаться до тех пор, пока входная и |выходная, которая поступает на первый (вычитающий) вход реверси|вного счетчика, последовательности импульсов не сравняются.,В этот момент схема .находится в установившемся режиме и в реверсивном счетчике хранится результирующий цифровой код вхоДной случайной последовательности импульсов с,. При уменьшении средней частоты импульсов на входе интегратора вероятность появления случайных импульсов на выходе интегратора также уменьшается, т. е. в устройстве обеспечивается следящий режим за счет цепи обратной связи. Если цепь обратной связи отсутствует в устройстве, то интегрирование

10 возможно за фиксированный интервал времени.

Таким образом, благодаря использова l}llo многовыходного управляемого вероятностного распределителя достигается существенное упрощение схемы, а за счет, плавной регулировки на соответствующих управляемых входах — значительная точность.

Стоха стический интегратор, содержащий генератор импульсов, блок преОбразования, выходы которого через схему «ИЛИ» соединены с выходом интегратора,и с первым входом

25 реверсивного счетчика, второй вход которого соединен со входом интегратора, а выходы подключены соответственно к первым входам блока преобразования, отличающийся тем, что, с целью повышения точности и упрощеЗ0 ния интегратора, он содержит управляемый вероятностный распределитель импульсов, вход которого соединен с выходом генератора ,импульсов, а выходы подключены соответственно ко вторым входам блока преобразо55 вания.