Стохастический интегратор

 

О П И С А Н И Е 344458

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сова Советских

Социалистических

Республик

Зависимое от авт. свидетельства №.Ч. Кл. G 06go 7/18

G 06f 15/36

Заявлено 14Х111.1970 (№ 1467471/18-24) с присоединением заявки №

Приоритет

Опубликовано 07Л 11.1972. Бюллетень ¹ 21

Дата опубликования описания 21Л 11.1972

Комитет по делам иаобретеиий и открытий при Совете 1йинистрое

СССР

УДК 681.142.07(088.8) Авторы изобретения

В. В. Ракитин и Г. М. Кубинцев

Заявитель

СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР

Изобретение может быть использовано в устройствах адаптации и оптимизации систем управления, распознавания образов, моделирующих устройствах и т. д.

Известные стохастические интеграторы содержат реверсивный счетчик, схему сравнения, а также многоразрядный датчик равномерного распределения случайных чисел, выполненный из независимых одноразрядных датчиков, либо датчик псевдослучайных чисел на основе сдвигающих регистров или Ll;HKJIHческих счетчиков.

Однако в известных стохастических интеграторах при увеличении разрядности реверсивного счетчика схема сравнения усложняется, увеличивается требуемое количество одноразрядных датчиков и независимых источников шумов, что усложняет конструкцшо интегратора, повышает его стоимость.

Цель изобретения — упрощение стохастического интегратора.

Цель достигается тем, что в предлагаемом интеграторе многоразрядный датчик равномерно распределенных чисел заменен датчиком квазинезависимых случайных чисел на основе одного одноразрядного датчика, подключенного ко входу суммирующего счетчика, а схема сравнения (блок преобразования) выполнена в виде набора импульсно-потенциальных вентилей, количество которы.; равно разрядности реверсивного счетчика без единицы и выходы которых подключены ко входам схемы «ИЛИ».

На чертеже изображена блок-схема предлагаемого интегратора, Интегратор состоит из реверсивного и-разрядного счетчика 1, суммирующего (простого) (n — 1) -разрядного счетчика 2, группы импульсно-потенциальных вентилей 8t — 8„ t, 10 подключенных потенциальными входами к разрядам реверсивного счетчика, а импульсными — к разрядам простого счетчика, выходного вентиля 8„, вход которого соединен с выходом схемы 4 «ИЛИ». Выходы вентилей

15 8t — 8 объединены на входах схемы 4. Ко входу простого счетчика подключен одноразрядный датчик случайных чисел (ДСЧ) б.

Входной интегрируемый поток U, (/) с ве20 роятностью P (/) появления единичного импульса поступает в противофазе на входы (+) и (— ) реверсивного счетчика, в котором происходит накопление чисел со скоростью, пропорциональной AP (t) = Р (t) — 0,5. В случае переполнения реверсивного счетчика по положительному числу (переполнение «+») выход схемы «ИЛИ» фиксируется на уровне

«1» (на уровне «О», если число отрицательное). При этом через инвертор б на выходной

30 вентиль 8„поступает запрещающий сигнал, Одноразрядный датчик 5, простой счетчик 2 и вентили Зт — 8„< служат для преобразования суммы из реверсивного счетчика в двоичный поток случайных импульсов. Каждый импульс с одноразрядного датчика вызывает в простом счетчике только один случайный переход из

«0» в «1». Такой случайный переход появляется на первом разряде в два раза чаще, чем на втором, на втором разряде в два раза чаще, чем на третьем, и т. д. Для линейного преобразования суммы реверсивного счетчика потенциальные входы вентилей подсоединены к разрядам реверсивного счетчика, а импульсные — к разрядам простого счетчика, при этом знак суммы SigZ подается на первый разряд, (n — 2) -й разряд реверсивного счетчика — на второй, (п — 3)-й разряд реверсивного счетчика — на третий разряд простого счетчика и т. д.

Предмет изобретения

Стохастический интегратор, содержащий блок преобразования, многоразрядный датчик случайных чисел, реверсивный счетчик, первый выход переполнения которого через инвертор и выходной вентиль подключен к выходу интегратора, а второй выход переполнения подключен через схему «ИЛИ» к выходному вентилю, отличающийся тем, что, с целью упрощения устройства, многоразрядный датчик выполнен в виде суммирующего счетчика, вход которого подключен к одноразрядному датчику, а блок преобразования выполнен на импульсно-потенциальных вентилях, потенциальные входы которых подключены к выходам реверсивного счетчика, импульсные входы — к выходам суммирующего счетчика, а выходы импульсно-потенциальных вентилей подключены ко входам схемы

20 «ИЛИ».

Составитель Э. Сечнна

Редактор И. Орлова Текред Т. Ускова Корректор Т. Гревцова

Заказ 2253/14 Изд. № 948 Тираж 406 Подписное

UHHHI1H Комитета по делам изобретений н открытий прп Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2