Логическое запоминающее устройство

 

О П И С А Н И E (1ц 428450

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 25,07.72 (21) 1822010/18-24 с присоединением заявки М (32) Приоритет

Опубликовано 15.05.74. Бюллетень М 18

Дата опубликования описания 29.07.75 (51) М. Кл. G 11с 11/06

G 11с 15/00

Государственный комитет

Совета Министров СССР (53) УДК 681.327,66 (088.8) по делам изобретений и открытий (72) Авторы изобретения (71) Заявитель

Г. А. Петров и В. В. Спиридонов

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (54) ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области запоминающих устройств.

Известно логическое запоминающее устройство (ЛЗУ), содержащее накопитель, выполненный из тороидальных сердечников с прямоугольной петлей гистерезиса и подключенный к адресным и разрядным формирователям записи и считывания и ко входам усилителей считывания, выходы которых соединены с триггерами регистра регенерации и разрядными схемами задержки, регистр слова, входы которого подключены к входным схемам «ИЛИ», а выходы через разрядные схемы «И» и «ИЛИ» — к разрядным формирователям записи и считывания, дешифратор, входы которого подсоединены к реверсивному счетчику, а выходы через адресные схемы

«И» — к адресным формирователям записи и считывания, схему задержки, подключенную к одним из входов разрядных схем «И».

Недостатком известного ЛЗУ является невозможность выполнения в нем операции упорядочения массивов информации.

С целью расширения функциональных возможностей устройства оно содержит межразрядные схемы «ИЛИ», одни входы которых подключены к выходам соответствующих усилителей считывания, начиная со второго, первую группу схем «И», одни входы которых подсоединены к нулевым выходам соответствующих триггеров регистра регенерации, начиная со второго, другие входы схем «И» первой группы, кроме первой схемы, подключены к выходам соответствующих межразряд5 ных схем «ИЛИ», а выходы — к другим входам межразрядных схем «И», вторую группу схем «И», одни входы которых подключены к единичным выходам триггеров регистра регенерации, другие — к шине управления, а вы10 ходы — к одним из входов входных схем

«ИЛИ», один из входов первой схемы «И» первой группы подсоединен к выходу первого усилителя считывания, выход последней межразрядной схемы «ИЛИ» подключен через до15 полнительную схему «И» к одним входам дополнительно введенных в устройство триггеров, другие входы и выходы которых подсоединены к соответствующим шинам управления.

20 На чертеже приведена схема предлагаемого логического запоминающего устройства.

Устройство содержит накопитель 1 с числовыми линейками 2 на тороидальных сердечниках 3 с прямоугольной петлей гистерезиса, 25 пронизанных разрядными шинами 4 записи, разрядными шинами 5 считывания, разрядными шинами 6 чтения, линейными шинами 7 записи, линейными шинами 8 считывания.

В устройство входят разрядные формироваЗо тели 9 записи, разрядные формирователи 10

428450 считывания, разрядные схемы «ИЛИ» 11, разрядные схемы «И» 12, регистр 13 слова на триггерах 14, шина 15 сброса, входные схемы

«ИЛИ» 16 со входами 17, схема 18 задержки, схема «ИЛИ» 19, шины 20 — 27 управления, схемы «ИЛИ» 28, входные шины 29, шина 30 сброса, шины 31, 32 управления, реверсивный счетчик 33, дешифратор 34, адресные схемы

«И» 35, адресные формирователи 36 записи, адресные формирователи 37 считывания, шина 38 сброса, усилители 39 считывания, разрядные схемы 40 задержки, регистр 41 регенерации, шина 42 сброса, триггеры 43 регистра регенерации, шины 44, 45 сброса, шина 46 управления, триггер 47 признака окончания операции, триггер 48 признака перестановки, межразрядные схемы 49 «ИЛИ», дополнительная схема «И» 50, первая группа схем «И» 51, шина 52 управления, вторая группа схем «И»

53, схемы «И» 54.

Усилители считывания 39 имеют, выходы 55.

Одни входы схем «ИЛИ» 49 подключены к выходам усилителей 39, начиная со второго (на чертеже первый усилитель — справа), другие — к выходам схем «И» 51, а выходы— к одним входам схем «И» 50 и 51. Другие входы схем «И» 51 подключены к нулевым выходам триггеров 43.

Одни входы схем «И» 53 подключены к единичным выходам триггеров 43, другие — к шине управления 52, а выходы — ко входам схем «ИЛИ» 16. Один из входов первой схемы

«И» 51 (на чертеже — справа) подсоединен к выходу первого усилителя 39, Выход схемы

«И» 50 подсоединен к одним входам триггеров

47 и 48, другие входы которых подключены к шинам управления 44 и 45, В описанном ЛЗУ выполнение элементарных логических операций (дизьюнкции, коньюнкции, запрета и других) производится так же, как и в известном. При этом операндами являются некоторое слово Х (х, ... х;, ... х„), записанное на регистре 13 слова, и слово

Y (уь..., у;,, у„), хранящееся в избранной числовой линейке 2 накопителя 1. Причем х; — это i-ый разряд слова Х, записанный в

i-ом триггере 14 регистра 13 слова, у; †э

i-ый разряд слова У, хранящийся в i-ом сердечнике 3 избранной числовой линейки 2 накопителя 1, а — число разрядов. На реверсивном счетчике 33 устанавливается код адреса, соответствующего числовой линейке 2 накопителя 1, в которой должна быть выполнена операция.

Операция упорядочения массива информации (расстановки слов массива в порядке возрастания) в предлагаемом устройстве выполняется следующим образом.

На первом шаге сравниваются первое и второе слово массива и, если первое слово оказывается больше, чем второе, то слова меняются местами, т. е. на место первого слова за писывается второе, а на мвсто второго— первое. Если же первое слово меньше второго, то перестановка не производится, при этом на месте второго слова в результате выполнения первого шага находится большее из первых двух слов исходного массива.

На втором шаге сравниваются второе и третье слова и в зависимости от соотношения между ними перестановка выполняется или нет, На j-ом шаге производится сравнение

j-ro и (j+1) -го слова и при необходимости их перестановка.

1р По окончании просмотра всего массива в том случае, если не было произведено ни одной перестановки, операция заканчивается (т. е. все слова массива расположены в порядке возрастания), если же была произведена хотя бы одна перестановка, то циклы сравнвния слов массива повторяются, начиная с ° первой пары слов до тех пор, пока в очередном цикле не будет произведено ни одной перестановки.

Выполнение операции упорядочения массива по возрастанию слов в предлагаемом устройстве поясним, например, для массива длиной N, равной количеству числовых линеек 2 в на.копителе 1.

В исходном состоянии в числовых линейках 2 накопителя 1 хранятся слова массива информации М, подлежащего упорядочению, причем в 1-ой числовой линейке 2 записано

j-oe слово массива, триггеры 14 регистра 13 слова, триггеры 43 регистра 41 регенерации, а та кже триггер 47 признака окончания операции и триггер 48 признака перестановки находятся в состоянии «О», а на реверсивном счетчике 33 записан адрес той числовой линейки 2, в которой хранится первое слово массива М (в нашем случае — адрес числовой линейки 2 накопителя 1, то есть нулевой код).

Каждый шаг вышеизложенного алгоритма упорядочения выполняется за 9 — 12 тактов, 4р причем на /-ом шаге каждого цикла просмотра массива сравниваются 1-ое и (j+1)-ое слова массива.

Шаг состоит из следующих тактов.

1. Считывание слова, за писанного по адре4з су, установленному на реверсивном счетчике

33, на регистр 41 регенерации, Для этого подается сигнал на шину 25 управления, поступающий через разрядные схемы «ИЛИ» 11 на запуск разрядных формирователей 10 считывания. Одновременно через управляющую схему «ИЛИ» 28 и адресную схему «И» 35, второй вход которой связан с возбужденным выходом дешифратора 34, происходит запуск адресного формирователя 37 считывания, соответствующего коду, установленному на реверсивном счетчике 33. Под действием адресного и разрядного полутоков происходит переключение в нулевое состояние тех сердечников 3, которые находились в сосбр тоянии «1», и на соответствующих разрядных шинах 6 чтения наводятся выходные сигналы, которые при подаче импульса на шину 38 строба через усилители 39 поступают на входы установки в единицу триггеров 43 регистGs ра 47 регенерации.

428450

Таким образом, в результате выполнения этого такта на )-ом шаге на регистре 41 регенерации оказывается /-ое слово массива, записанного в числовых линейках 2 накопителя 1. В дальнейшем для удобства описания работы устройства текущее значение j-го слова будем обозначать через Х (х, ..., х;, ..., х ), а текущее значение (j+1)-го слова— через,Y (уь ... у;, ... у), где х; — i-ый разряд слова Х, у; — i-ый разряд слова У, а и — разрядность слов.

2. Пересылка содержимого регистра 42 регенерации на регистр 13 слова.

Для этого подается сигнал на шину 52 управления, в результате чего через те схемы «И»

53, входы которых связаны с единичными выходами триггеров 43 регистра 41 регенерации, находящихся в состоянии «1», и через входные схемы «ИЛИ» 16 поступят сигналы на входы установки в единичное состояние соответствующих триггеров 14 регистра 13 слова.

3. Очистка регистра 41 регенерации и увеличение на единицу кода, записанного на реверсивном счетчике 33.

Для этого подается управляющий сигнал на шину 42 сброса, поступающий на входы установки в «О» триггеров 43 регистра 41 регенерации. Одновременно подается сигнал на шину 31 управления, прибавляющий единицу к содержимому реверсивного счетчика 33.

Таким образом, в результате выполнения трех тактов j-ro шага на регистре 13 слова оказывается записанным j-oe слово массива, т. е. слово Х, а на реверсивном счетчике 33 установлен код /, соответствующий (j+1)-ой числовой линейке 2 накопителя 1, в которой хранится (j+I)-oe слово, т. е. слово Y.

4. Выполнение поразрядной логической операции ХУ.

Для этого подается сигнал на шину 24 управления, в результате чего, на разрядных шинах 6 чтения тех разрядов, где х;у;=1, появляются выходные сигналы, которые при подаче сигнала на шину 38 строба через усилители 39 поступают на единичные входы соответствующих триггеров 43 регистра 41 регенерации.

5. Восстановление слова У.

Для этого подается сигнал на шину 26 управления, в результате чего в (j+1)-ой числовой линейке 2 накопителя 1 будет восстановлено слово У.

6. Сравнение слов Х и У по критерию Х) У.

Для этого подается сигнал на шину 20 управления, в результате чего на разрядных шинах 6 чтения тех разрядов, где х;у,=1, появятся выходные сигналы, которые при подаче сигнала на шину 38 строба поступают через усилители 39 чтения на единичные входы соответствующих триггеров 43 регистра 41 регенерации, на входы разрядныхсхем40задержки и на входы межразрядных схем «ИЛИ» 49, кроме младшего разряда, в котором при х у=1 сигнал с выхода усилителя 39 чтения

40 поступает на единичный вход первого триггера 43 (правый на чертеже) регистра 41 регенерации, на вход первой разря,чной схемы 40 задержки и на вход схемы «И» 51 связи второго разпяда. Далее с выхода межразрядной схемы «ИЛИ» 49 наиболее старшего -го разряда, для которого справедливо равенство

x,ó;=1, кроме последнего разряда, поступает сигнал на вход схемы «И» 51 (i — 1)-ro разряда, при этом, если для всех k-ых рязпядов, где k(i, имеет место равенство х д,=0, т. е. триггеры 43 регистра 41 регенерации всех разрядов, старше i-го, находятся в состоянии «0», то сигнал с выхода ме>кразряпной схемы

«ИЛИ» 49 -ro разряда поступает чепез схему «И» 51 и ме>кразрядныс схемы «ИЛИ» 49 старших разрядов на вход схемы «И» 50 (для

i=1, т. е. из старшего разряда сигнал с выхода межразрядной схемы «ИЛИ» 49 посту пает непосредственно на вход схемы «И» 50) и .при подаче сигнала на шину 46 управления проходит на входы установки в «1» триггера

47 признака окончания операции и триггера

48 признака перестановки. Это имеет место только в том случае, когда Х)У. Если же

X(Y, то для любого -го разоядя, в котопом х;у,= l, существует такой k-ый разря.ч (где

k(i), в котором хну,= I, при этом k-ый триггер 43 регистра 41 регенерации няхопится в состоянии «1», и сигнал из -го разряда не может пройти на единичные входы триггера

47 признака окончания опеоапии и триггепя

48 признака перестановки. В том случае. если

X= Y, для любого 1-ro разряда справедливо х;у;=О. Таким образом, в результате выполнения этого такта сигналы на входы установки в единицу триггера 47 признака окончания операции и триггера 48 признака перестановки поступают только в том случае, если X) Y.

Кроме того, через время, определяемое разрядными схемами 40 задержки и схемой 18 задержки, происхочит восстановление слова Y в (j+I)-ой числовой линейке 2 накопителя 1, причем к этому моменту сигналы с шины 38 строба и шины 46 управления уже сняты, и ложного переключения триггеоа 48 признака перестановки произойти не может, Дальнейшее выполнение шага зависит от результата, полученного в шестом такте шага.

В том случае, еспи состояние триггера 48 перестановки после выполнения шестого такта — единичное, то следует поменять местами слова Х и У в накопителе 1, так как имеет место соотношение Х) Y. Тогда следующие такты шага (для отличия присвоим им индекс единица) будут выглядеть так.

7(1). Очистка регистра 41 регенерации.

Для этого подается управляющий сигнал на шину 42 сброса, поступающий на входы установки в «0» триггеров 43 регистра 41 регепер ации.

428450

8(1). Считывание слова, записанного по адресу, установленному на реверсивном счетчике 33, на регистр 41 регенерации.

Выполняется аналогично первому такту шага при подаче сигнала на шину 25 управления и шину 38 сброса. При этом на регистре 41 регенерации оказывается записанным слово Y (так как на реверсивном счетчике 33 в этот момент установлен код /, соответствующий (/+1)-ой числовой линейке 2 накопителя 1).

9(1). Запись слова Х в (j+1)-ую числовую линейку 2 накопителя 1.

Для этого подается сигнал на шину 21 управления, поступающий через те разрядные схемы «И» 12, входы которых связаны с прямыми выходами триггеров 14 регистра 13 слова, находящихся в состоянии «1» (па регистре

13 слова в этот момент записано слово Х), и через разрядные схемы «ИЛИ» 11 — на запуск соответствующих разрядных формирователей 9 записи. Одновременно через схему 28

«ИЛИ» и через адресную схему «И» 35, второй вход которого связан с возбужденным выходом дешифратора 34, происходит запуск адресного формирователя 36 записи, соответствующего (j+1)-ой числовой линейке 2 накопителя 1 (так как на реверсивном счетчике

33 в этот момент установлен код j), из которой в предыдущем такте было считано слово Y. Под действием адресного и разрядного полутоков происходит переключение в единичное состояние сердечников 3 тех разрядов (/+1)-ой числовой линейки 2 накопителя 1, триггеры 14 регистра 13 слова которых находятся в состоянии «1». Таким образом, в результате выполнения данного такта j-того шага в (j+I)-ой числовой линейке 2 накопителя

1 окажется записано слово Х, которое перед началом j-го шага было записано в j-ой числовой линейке 2 накопителя 1.

10(1). Очистка регистра 13 слова, уменьшение на единицу кода, записанного на реверсивном счетчике 33 и установка в нулевое состояние триггера 48 признака перестановки.

Для этого подается управляющий сигнал на шину 15 сброса, поступающий на входы установки в «О» триггеров 14 регистра 13 слова.

Одновременно подается управляющий сигнал на шину 45 сброса, устанавливающий в пулевое состояние триггер 48 признака перестановки, кроме того, подается сигнал на шипу 32 управления, вычитающий единицу из содержимого реверсивного счетчика 33, в результате чего на нем оказывается устаповлеп код (j — 1), соответствующий /-ой числовой линейке 2 накопителя 1.

11(1). Запись слова У в /-ую числовую линейку 2 накопителя 1.

Для этого подается сигнал на шину 26 управления, поступающий через те схемы «И»

54, входы которых связаны с единичными выходами триггеров 43 регистра 41 регенерации, находя щи .ся в сос-оя нии «1» (на регистре 41 регенерации в этот момент записано слово Y), 5

1О

65 и через разрядные схемы «ИЛИ» 11 — на запуск соответствующих разрядных формирователей 9 записи. Одновременно через схему 28

«ИЛИ» и через адресную схему «И» 35 происходит запуск адресного формирователя 36 записи, соответствующего 1-ой числовой линейке 2 накопителя 1 (так как на реверсивном счетчике 33 в этот момент установлен кол

j — 1), из которой в первом такте /-го шага было считано слово Х.

Под действием адресного и разрядного полутоков происходит переключение в единичное состояние сердечников 3 тех разрядов

j-ой числовой линейки 2 накопителя 1, триггеры 43 регистра 41 регенерации которых находятся в состоянии «1». Таким образом, в результате выполнения данного такта j-ro шага в j-ой числовой линейке 2 накопителя 1 окажется записано слово У, которое перед началом j-го шага было записано в (/+1)-ой числовой линейке 2 накопителя 1. !

2(1). Анализ окончания просмотра массива информации, подготовка к следующему ш агу.

Производится очистка регистра 41 регенерации посредством подачи управляющего сигнала на шину 42 сброса, поступающего на выходы установки в «О» триггеров 43 регистра

41 регенерации. Одновременно анализируется признак окончания просмотра всего массива, вырабатываемый в блоке управления устройством (признак окончания просмотра всего массива становится равным единице в том случае, когда код, установленный на реверсивном счетчике 33 адреса, на единицу меньше, чем адрес последнего слова массива; в нашем случае для массива длиной N, равной количеству числовых линеек 2 накопителя 1, этот код — единицы во всех разрядах, кроме младшего). В этом случае, если признак окончания просмотра массива равен нулю, то производится увеличение на единицу кода, установленного на реверсивном счетчике 33, посредством подачи сигнала на шину 31 управления. Одновременно подается управляющий сигнал на шину 45 сброса, устана вливающий триггер 48 признака перестановки в состояние «О», а затем осуществляется переход к следующему шагу (т, е, снова на первый такт).

Если признак окончания просмотра массива раве единице, то необходимо перейти к новому циклу просмотра массива, так как во время произведе цого просмотра массива была сделана хотя бы одна перестановка. Для этого осугцествляется устано вка на реверсивном счетчике 33 кода адреса первого слова массива, а в нашем случае для массива длиной N, равной количеству числовых линеек 2 накопителя 1, установка нулевого кода на реверсивном счетчике 33, которая производится посредством подачи управляющего сигнала на шину 30 сброса. Одновременно подаются управляюшие сигналы на шины 44 и 45 сброса, устанавливающие в нулевое состояние

428450

65 триггер 47 признака окончания операции и триггер 48 признака перестановки, а затем осуществляется переход к первому шагу следующего цикла просмотра массива (т. е. снова на первый такт).

B том случае, если после выпол,нения шестого такта j-ro шага триггер 48 перестановки находится в нулевом состоянии, то менять местами с,зова Х и Y в накопителе 1 не следует, так как имеет место соотношение Х У.

Тогда следующие такты шага (оудет обозначать их с индексом два) будут выглядеть следующим образом.

7(2). Очистка регистра 41 регенерации и уменьшение на единицу кодл, записанного нл реверсивном счетчике 33.

Для этого подасгся управляющий сигнал па шину 42 сброса, поступающий на входы устано вки в «О» триггеров 43 регистра 11 регенерации. Одновременно подается сигнал па шину 32 управления, вычитающий единицу из содержимого реверсивного счетчика 33, в результате чего на реверсивном счетчике 33 оказывается установлен код (1 — 1), соответствующий )-ой числовой линейке 2 накопителя 1, в которой к началу j-го шага было записано слово Х.

8(2). Восстановление слова Х.

Для этого подается сигнал на шину 22 управления, поступающий через те разрядные схемы «И» 12, входы которых. связаны с прямыми выходами триггеров 14 регистра 13 слова, находящихся в cocTosliHHH «1» (на регистре 13 слова в этот момент записано слово Х) и через разрядные схемы «ИЛИ» 11 — на запуск соответствующих разрядных формирователей 9 записи, Одновременно через схему

«ИЛИ» 28 и через адресную схему «И» 35 происходит запуск адресного формирователя

36 записи, соответствующего j-ой числовой линейке 2 накопителя 1, из которой в первом такте шага было считано слово Х. Под действием адресного и разрядного полутоков происходит переключение в единичное состояние сердечников 3 тех разрядов /-ой числовой линейки 2 накопителя 1, триггеры 14 регистра 13 слова которых находятся B cocTQBHHH «1»

Таким образом, в результате выполнения данного такта j-ro шага в j-ой числовой линейке

2 накопителя 1 окажется записано слово X.

9(2). Анализ окончания операции упорядочения массива информации, подготовка к следующему ш а гу.

Анализируется признак окончания просмотва всего массива, вырабатываемый в блоке управления устройством. В том случае, когда признак окончания просмотра массива равен нулю, производится очистка регистра 13 слова посредством подачи сигнала на шину 15 сброса, поступающего на входы установки в «О» триггеров 14 регистра 13 слова. Кроме того, производится увеличение на единицу содержимого реверсивного счетчика 33 посредством подачи сигнала на шину 31 управления, 5

50 а затем осуществляется переход к следующему шагу (т. е. снова на первый такт).

Если признак окончания просмотра массива равен единице, то анализируется состояние триггера 48 признака окончания операции. В том случае, если состояние этого триггера единичное, операция упорядочения должна быть продолжена, так как во время просмотра массива была сделана хотя бы одна перестановка. Тогда необходимо перейти к новому циклу просмотра массива. Для этого производится установка на реверсивном счетчике 33 кода адреса первого слова массива, а в нашем случае для массива длиной N, равной количеству числовых линеек 2 накопителя ), очистка реверсивного счетчика 33 посредством подачи сигнала на шину 30 сброса. Кроме того, производится очистка регистра 13 слова посредством подачи сигнала на шину 15 сбросВ и установка в нулевое состояние триггера

47 признака окончания операции посредством подачи управляющего сигнала на шину

44 сброса, а затем осуществляется переход к первому шагу следующего цикла просмотра массива (т. е. снова на первый такт), В том случае, если признак окончания просмотра массива равен единице, а триггер 47 признака окончания операции находится в нулевом состоянии, операцию упорядочения массива информации по возрастанию следует считать-законченной, так как во время просмотра массива не было сделано нп очной перестановки, то есть для любой пары соседних слов Х и V массива, записанного в числовых линейках 2 накопителя 1, справедливо соотношение Х(У.

Аналогичным способом может быть выполнена операция упорядочения массива информации по убыванию.

Для этого (используя принятые обозначения слов: j-oe слово Х, (j+I)-oe слово У) на регистр 13 слова вызывается слово У, выполняется операция ХУ с фиксацией результата на регистре 41 регенерации, а затем операция ХУ. В этом случае единичное состояние триггера 48 перестановки будет соответствовать соотношению Y)X, т. е. слова Х и У должны быть переставлены местами. Все остальное — производится аналогично вышеописанной операции упорядочения массива информации по возрастанию.

Предмет изобретения

Логическое запоминающее устройство, содержащее накопитель, выполненный из тороидальных сердечников с прямоугольной петлей гистерезиса и подключенный к адресным и разрядным формирователям записи и считывания и ко входам усилителей считывания, выходы которых соединены с триггерами регистра регенерации и разрядными схемами задержки; регистр слова, входы которого подключены к входным схемам «ИЛИ», а выходы через разрядные схемы «И» и «ИЛȻ—

428450 к разрядным формирователям записи и считывания, дешифратор, входы которого подсоединены к реверсивному счетчику, а выходы через адресные схемы «И» — к адресным формирователям записи и считывания, схему задержки, подключвнную к одним из входов разрядных схем «И», о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства, оно содержит межразрядные схемы «ИЛИ», одни входы которых подключены к выходам соответствующих усилителей считывания, начиная со второго, первую группу схем «И», од ни входы которых подсоединены к нулевым выходам соответствующих триггеров регистра регенерации, начиная со второго, другие входы схем «И» первой группы, кроме первой схемы, подключены к выходам соответствующих межразрядных схем «ИЛИ», а выходы — к другим входам межразрядных схем «И», вторую группу схем

5 «И», одни входы которых подключены к единичным выходам триггеров регистра регенерации, другие — к шине управления, а выходы — и одним из входов входных схем «ИЛИ», один из входов первой схемы «И» первой группы

10 подсоединен к выходу первого усилителя считывания, выход послед ней межразрядной схемы «ИЛИ» подключен через дополнительную схему «И» к одним входам дополнительно введенных в устройство триггеров, другие

15 входы и выходы которых подсоединены к соответствующим шинам уира аления,