Патент ссср 410461

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

С эциалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 30.111.1971 (РЙ 1640240/18-24) с присоединением заявки №вЂ”

Государственный комитет

Совета Министров СССР оо делам изобретений и открытий

Приоритет

Опубликовано 05Л.1974. Бюллетень № 1

Дата опубликования описания 14.V.1974

Авторы изобретения

В. И. Корнейчук, А. В, Городний и Е. H. Сосновчик

Киевский ордена Ленина политехнический институт им. 50-летия

Великой Октябрьской социалистической революции

Заявитель

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Известно запоминающее устройство (ЗУ) . содержащее регистр адреса, выходы которого ,подключены к одному из,входов ассоциативного накопителя и к первым входам схем «И».

Вторые входы последних подсоединены к одному из выходов ассоциативного накопителя, а выходы — к адресным цепям адресного накопителя, разрядные цепи которого подключены ко входам блока декодирования и к выходам блока кодирования, связанного с регистром слова. Кроме того, ЗУ содержит блок триггеров занятости, подсоединенный к одному из выходов ассоциативного накопителя, триггер переполнения, выход которого подключен к блоку управления, а один из входов — к выходу схемы «И», информационный вход которой подсоединен к блоку триггеров занятости, и регистры мощности корректирующего .кода.

В известном ЗУ емкость ассоциативного накопителя ограничивает количество неисправных ячеек, при котором допускается работа

ЗУ, что снижает эффективную емкость устройства.

Описываемое ЗУ отличается от известного тем, что оно содержит дешифратор, входы которого подключены к старшим разрядам регистра адреса, а выходы — к,первым входам регистров мощности корректирующего кода (РМКК) и одним входам дополнительно введенных схем «И», другие входы которых подсоединены ас выходу триггера переполнения, а выходы — ко вторым входам соответствующих регистров мощности корректирующего кода, выходы которых через дополнительно введенную схему «ИЛИ» подключены х управляющим входам блоков кодирования и декодирования.

Это позволяет повысить эффективную ем10 кость ЗУ.

На чертеже изображена блок-схема ЗУ, ЗУ содержит регистр адреса 1 с информационным входом 2. Регистр 1 условно разделен на регистр старших разрядов адреса 3 и

15 регистр младших разрядов адреса 4. Управляющие входы регистра 1 соединены с блоком управления (БУ) 5. Выходы регистра 1 соединены с одним из входов ассоциативного накопителя (АН) б, а также с первыми вхо20 .дами схемы «И» 7, на вторые входы которой подключен выход 8 отрицательного ответа АН б. Выходы схемы «И» 7 подключены к адресным цепям 9. Один из выходов АН 6 подключен к блоку триггеров занятости 10, выход

2s которого и БУ 5 соединены со схемой «И» 11, Выход схемы «И» 11 подключен к единичному входу триггера переполнения 12, к нулевому ,входу которого подключены через схему «И»

13 БУ 5 и схема «НЕ» 14. Вход схемы «НЕ»

ЗО 14 соединен с выходом схемы «И» 11. Выход

410461

3 регистра старших разрядов 3 подключен к дешифратору 15, выходы которого соединены с одними входами схем «И» 16 и,перовыми входами РМКК 17. Другие входы схемы «И» 16 подключены к единичному выходу триггера

12, а выходы — ко вторым входам соответствующих РМКК 17. Выходы РМКК 17 через схему «ИЛИ» 18 подключены к управляющим входам блоков декодирования 19 и кодирования 20. Схема «ИЛИ» 21 связана с выходом блока 19 и с АН 6, а ее выход соединен с регистром слова 22, имеющим информационный вход 23 и выход 24. Регистр слова

22 подключен к блоку 20 и к АН 6, имеющему информационный вход 25. БУ 5 имеет вход операции 26 и выход 27. Блоки декодирования 19 и кодирования 20 связаны с разрядными цепями 28 АН 29. РМКК 17 имеют установочный вход 30.

ЗУ работает следующим образом.

Одним из способов (например, с помощью контролирующих программ, записи-считывания прямых и обратных кодов с последующим сравнением и т. д.) определяют адреса отказавших ячеек. Эти адреса заносятся по входу 25:в признакавые части ячеек AH 6, информационные части которых используются при этом для замены неисправных ячеек адресного на копителя. РМКК 17 устанавливаются на минимальную мощность по входу 30.

При этом возможны два режима ра боты.

При первом режиме РМКК 17 настраиваются на код, обнаруживающий одну ошибку. Адреса отказавших ячеек записываются в свободные ячейки АН 6, которые определяются по состоянию триггеров занятости в блоке 10. При записи очередного адресаотказавшей ячейки в АН 6 соответствующий триггер в блоке 10 переходит в состояние «1».

Свободная ячейка определяется нулевым состоянием триггера занятости. После записи в

АН 6 всех отказавших ячеек накопителя 29 и при отсутствии сигнала переполнения на выходе триггера 12 система готова к работе.

На входы 2 регистра 1 поступает адрес ячейки, к которой необходимо обратиться, а на входы 26 БУ 5 поступают сигналы кода операции и начала операции. Адрес с регистра 1 поступает на входы опроса АН 6, Из

АН 6 извлекается ответ, хранится ли в нем данный адрес. Если нет, то по выходу 8 поступает сигнал, разрешающий обратиться к

АН 29 по запрашиваемому адресу. Если же данный адрес хранится в АН 6, то происходит обращение к информационной части ячейки

АН, в признаковой части которой хранится запрашиваемый адрес.

Предположим, что в одной из ячеек АН 29, адрес:которой зафиксирован в АН 6, произошел отказ. Декодирующий блок 19 выдает игнал «ошибка», который поступает в БУ 5.

По этому сигналу происходит восстановление искаженной информации, например, путем чтения ее из внешней памяти (на чертеже не показана) и записи ее,в АН б. При этом

1О

4 в признаковую часть соответствующей ячейки

АН б .записывается адрес отказавшей ячейки.

В дальнейшем обращение по данному адресу при водит ix чтению информации из АН 6.

Система работает так до переполнения АН б.

При переполнении выдается сигнал, который поступает на БУ 5 и на входы схем «И» 16.

Адрес, соответствующий Р-й странице в регистре 3, декодируется;дешифратором 15, и таким образом возбуждается второй вход P-й схемы «И» 16. На P-й РМКК 17 в результате поступает +1, вследствие чего кодирующий

20 и декодирующий 19 блоки настраиваются на соответствующий код. По сигналу переполнения производится также перезапись закодированной в этом коде информации в АН 29, определяются адреса неисправных ячеек, в которых более одного отказа (указанными выше способами), и эти адреса заносятся по входу записи в признаковые части ячеек АН

6, информационные части которых используются при этом для замены неисправных ячеек

АН 29.

При отсутствии сигнала переполнения на триггере 12 система работает по новому ци клу, как описывалось.

При перезаписи информации те адреса неисправных ячеек, ошибки которых исправляются применяемым IB данном цикле корректирующим кодом, не записываются в АН 6. Таким образом АН 6 частично освобождается, и можно .записывать в него адреса неисправных ячеек по мере их обнаружения KQppGKTHрующим кодом.

С целью наиболее оптимального использования АН б добавлять «1» можно в том

РМКК 17, который соответствует странице с наибольшим числом ячеек, которые,подменены ячейками АН 6. Такие страницы можно определять, например, путем просмотра всего

АН 6.

Для повышения вероятности обнаружения ошибки, возможна периодическая проверка адресного накопителя с помощью указанных ранее способов определения адресов неисправных ячеек, не обнаруженных корректирующим кодом, Началом каждого нового цикла служит сигнал переполнения АН 6. При этом ЗУ работает как описано выше.

При втором режиме в начале работы ЗУ корректирующий код минимальной мощности должен обнаруживать две ошибки иисправлять одну, а при дальнейшей работе мощность кода в соответствующем цикле всегда на «1» больше по сравнению с первым режимом. По сигналу «ошибка исправлена», информацию с выхода декодирующего блока 19 одновременно с выдачей ее через регистр слова 22 в другие устройства записьнвают в свободную ячейку АН 6, в,признаковую часть которой заносят адреса соответствующей ячей|ки АН 29.

В дальнейшем обращение по данному адресу производится к ячейке АН б. Таким образом, не требуется восстановления и записи инфор410461

Составитель В. Рудаков

Техред Е. Борисова

Корректор 3. Тарасова

Редактор Л. Утехина

Заказ 1049i13 Изд. № 355 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., 4/5 типография, пр. Сапунова, 2 мации из внешней памяти в случае, если в этой ячейке в дальнейшем произойдет еще один отказ,в течение текущего цикла.

Таким образом, описанное ЗУ позволяет тибко и рационально использовать технические ресурсы оборудования, т. е. адаптиро ваться к имеющей место ситуации.

Предмет изобретения

Запоминающее устройство, содержащее регистр адреса, выходы, которого, подключены к одному из входов ассоциативного накопителя и к первым входам схем «И», вторые входы которых подсоединены х одному из .выходов ассоциативного накопителя, а выходы — к адресным цепям адресного накопителя, разрядные цепи которого подключены ко входам блока декодирования и к выходам блока кодирования, связанного с регистром слова, блок триггеров занятости, подсоединенный к одному из выходов ассоциативного накопителя, триггер переполнения, выход которого подключен к блоку управления, а один из входов — к выходу схемы «И», информационный

5:вход которой подсоединен ас блоку триггеров занятости, регистры мощности корректирующего кода, отличающееся тем, что, с целью увеличения ем|кости устройства, оно содержит дешифратор, входы которого подклю10 чены к старшим разрядам регистра адреса, а выходы — к первым входам регистров мощности корректирующего кода и х одним входам дополнительно введенных схем «И», другие входы которых подсоединены к выходу триг15 гера переполнения, а выходы — ко вторым входам соответствующих регистров мощности корректирующего кода, выходы которых через дополнительно введенную схему «ИЛИ» подключены к управляющим входам блоков ко20 дирования и декодирования.