Аналого-цифровой преобразователь считывания

 

(11) 429524

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских оциалистимеских

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 13.07.71 (21) 1685257/26-9 (51) М. Кл. Н 03k 13, 02 с присоединением заявки №

Государственный намнтет

Совета Мнннстров СССР по делам нэооретеннй н открытнй (32) П р иоритет

Опубликовано 25.05.74. Бюллетень № 19

Дата опубликования описания 22.10.74 (53) УДК 681.325(088.8) (72) Авторы изобретения

А. И. Воителев, Л. М, Лукьянов и Д. А. Водар (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

СЧИТЫВАНИЯ

Изобретение относится к области техники, занимающейся вопросами разработки быстродействующих преобразователей аналоговых сигналов в двоичный код.

Известен аналого-цифровой преобразователь считывания, содержащий блок сравнивающих устройств, блок эталонных уровней, и-разрядный триггерный регистр, блок считывания, состоящий из (2 — 1) схем «И», генератор и последовательных во времени тактовых импульсов и устройство управления.

Однако для запоминания состояний сравнивающих устройств требуется иметь, например, дополнительный триггерпый регистр, содержащий (2" — 1) триггеров в случае преобразования аналогового сигнала в п-разрядный двоичный код.

Предлагаемый преобразователь отличается тем, что, в нем (2" — 1) схем «И» блока считывания, имеющих (n — k+2) входа, соединены первыми входами с выходами сравнивающих устройств, выходами подсоединены к единичному входу k-ro триггера регистра, вторые входы схем «И» соединены с lг-ым выходом генератора тактовых импульсов, а остальные (n — k) входов каждой из схем «И» соединены с выходами всех (n — k) старших триггеров регистра.

Это упрощает конструкцию устройства и исключает погрешности преобразования из-за неоднозначности выходных сигналов сравнивающих устройств.

На чертеже изображена блок-схема трехразрядного аналого-цифрового преобразователя считывания.

Устройство работает следующим образом.

В результате совместного действия преобра10 зуемого аналогового сигнала 1 и эталонных сигналов сравнения, формируемых блоком эталонных уровней 2, на выходах блока сравнивающих устройств 3 образуется унитарный код. С выходов блока сравнивающих ус г15 ройств 3 сигналы подаются на входы блока считывания и записи 4, который выполнен на схемах «И» 5. Кроме того, блок считывания и записи 4 соединен с выходными сигналами триггерного регистра, в котором фиксируется

20 код результата аналого-цифрового преобразования после промежуточного преобразования унитарного кода в двоичный.

На входы схем «И» 5 блока считывания и записи 4 подаются также сигналы с введен25 ного в схему преобразователя генератора тактовых импульсов 6. В общем случае для и-разрядного преобразователя блок считывания и записи 4 содержит (2": — 1) схем «И» 5, т. е. их количество равно количеству сравни30 вающих устройств блока 3.

429524

Все схемы «И» 5 блока считывания и записи 4 разделены на п групп по 2 (n — k) схем «И» в й-ой группе, каждая схема «И» имеет (n — 1+2) входов. Выходы схем «И» в Й-ой группе объединены и соединены с 1-ым входом k-oro триггера 7 триггерного регистра.

Перед началом считывания и записи результата преобразования триггеры 7 триггерного регистра устанавливаются в исходное состояние по сигналу, поступающему из уст- 10 ройства управления 8, который запускает также и генератор последовательных во времени тактовых импульсов 6.

П рвым по времени появляется импульс на п-ом выходе генератора тактовых импуль- 15 сов 6, последним — на первом выходе. Первые входы схем «И» 5 k-ой группы объединены и соединены с к-ым выходом генератора тактовых импульсов 6. Второй вход любой из схем «И» 5 соединен индивидуально с выхо- 20 дом соответствующего сравнивающего устройства блока 3. Остальные (и†k) входов схем

«И» 5 k-ой группы блока считывания и записи 4 соединены с соответствующими выход".ли (и — Й) старших триггеров 7 регистра. 25

В результате указанных взаимосвязей с появлением импульса íà k-ом выходе генератора тактовых импульсов 6 в k-ый триггер 7 триггерного регистра записывается информация, в соответствии с выходным сигналом 30 того сравнивающего устройства, для которого становится открытой схема «И» 5, подсоединенная к 1-му входу этого k-ro триггера 7 триггерного регистра. Таким образом, последним выходным импульсом генератора такто- 35 вых импульсов 6 в триггерный регистр запишется код, эквивалентный преобразуемому унитарному коду.

В схеме исключается неоднозначность преобразования унитарного кода в двоичный и 40 последующей записи его в регистр, Объясняется это тем, что «граничное» сравнива:ощее устройство, имеющее неустойчивый выходной уровень или уровень промежуточный между нулевым и единичным, не влияет на запись кода в последующие младшие триггеры регистра, так как записью кода в них управляют выходные сигналы предыдущих старших триггеров регистра, имеющие устойчивые уровни. Предложенная взаимосвязь схем «И» с выходами сравнивающих устройств, триггерным регистром и генератором тактовых импульсов не допускает общей погрешности преобразования, превышающей единицу младшего разряда, поскольку в каждом такте запись кода в триггер регистра производится только через одну схему «И» группы, подключенную к сравнивающему устройству, эквивалентный код уровня сравнения которого отличается от эквивалентного кода сравнивающего устройства, участвующего в предыдущем такте записи, не менее чем на 2 единицы младшего разряда, за исключением последнего такта записи.

Предмет изобретения

Аналого-цифровой преобразователь считывания, содержащий блок сравнивающих устройств, блок эталонных уровней, п-разрядный триггерный регистр, блок считывания, состоящий пз (2" — 1) схем «И», генератор п последовательных во времени тактовых импульсов и устройство управления, отлич ающийся тем, что, с целью его упрощения и исключения погрешности преобразования из-за неоднозначности выходных сигналов сравнивающих устройств, в нем (2" — 1) схем «И» блока считывания, имеющих (n — й+2) входа, соединены первыми входами с выходами сравнивающих устройств, выходами подсоединены к единичному входу k-го триггера регистра, вторые входы схем «И» соединены с k-ым выходом генератора тактовых импульсов, а остальные (n — k) входов каждой из схем «И» соединены с выходами всех (и — k) старших триггеров регистра.

429524

Составитель А. Кузнецов

Техред А. Камышникова

Редактор Т. Фадеева

Корректор Л. Орлова

Заказ 2779/13 Изд. Жо 925 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2