Устройство для проверки*функционирования преобразователей угол—код

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сс оз Советских

Социалистических

Реслуклик 432564 (6!) Зависимсс от авт. свилетсльства— (22) Заявлено 20.07.72 i 21) 1812954/18-24 (511 . 1. К.1. С 08с 9,00 с присоединением заязки ¹â€”

Государственнык комитет

Совета Министров СССР (3 ° ) 11рио ) и: ет—

Опубликовано 15.06,74. Бюллетень . з 22 (53) УД1(681.325 (088.8) во делам изооротеннй и открытий

Дата опуоликоваиия списания 11.:. .75 (72) Автор изобретения

В. Г, Домрачев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ

ФУН 1(ЦИ ОН И РОВАН ИЯ П РЕОБРАЗОВАТЕЛ ЕЙ

УГОЛ вЂ” КОД

Устройство относится к автоматике и вычислительной технике и предназначено для испытания преобразователей угла в кол.

Исквеспно устройспво, позволяющее определять правильность чередования кода испытуемого преобразователя rr величину ошибки в выходном коде и содержащее преобразователь импульсного кода в потенциальный мультивибратор, счетчики, триггеры, дешифратор, дифференцирующие схемы, логические с. емы, блок индикации. Оно характеризуется неполной достоверностью результата проверки правильности функционирования преобразователя. Это объясняется тем, что правильность очоредностп смены выходного кола преобразоватсля не является основанием для вывода о правильном его функционировании

Другим условием должно являться обязательное соответствие выходного кода заданному угловому положению вала преобразователя.

Целью изобретения является повышение достоверности результатов проверки преобразователей угол †к.

Предлагаемое устройство позволяет осуществлять проверку выходного кода в условиях его строгой привязки к углу поворота вала преобразователя, а также в случае неправильного выходного кода определять величину и знак его ошибки. Устройство иредназначено тля испытаний преобразователей угла в кол при их производстве (приемо-сдаточных, типовых и т. д.), а также, учитывая возможность задания разной величины — временного сдвига между эталонными и реальными сигналами, может найти применение при различных исследованиях преобразователей.

На фиг. 1 показана функциональная схема устройства; на фиг. 2 — временн".rr диаграмма а — реальных и о — эталоHHûx cuf палов и приняты обозначения; 1 — испытуемый преобразователь угол — кол; 2 — привод равномерной скорости; 8 — первый дешифратор; 4 — 8 — схемы «И»; 9 — 12 —.схемы «ИЛИ»;

18 и 14 — инверторы; 15 — ревероивный счетчик; 16 — счетчик; 17 — второй дешифратор; 18 — делитель частоты; 19 — генератор; 20 и 21 — ; 22 — одновибратор;

20 28 — 25 — схемы задержки; 26 — лифференцирующая схема; 27 — блок регистрации.

Испытуемый преобразователь угол — код

1 соединен своим валом с приводом 2 равномерной скорости. Выходные шины преобразователя подключены к первому дешифратору

8 начального кола, а также ко входам схем

«И» 4. Другие их входы через инвертор 13 соединены с выходами разрядов счетчика 15.

Выход дешифратора 8 через схему задержки

28 подключен ко входу триггера 20, соответ432564 ни сраоатыванил схем 4 II 9 и инвертора 1»; схема задержки 24 необходима для того, чтобы сравнение кодов преобразователя 1 и счетчика (5 происходило после завершения переходных процессов в счетчике 15 при âîcприятии очередного импульса с выхода делителя частоты 18.

В рассматриваемом варианте совпаденил сраBHèâàoìы.: кодов после отработки одно10 вибратором 22 заданного временного интервала никаких изменений в функционировании схемы не происходит.

Если при сравнении коды llðñîáðàçîâàòcлл 1 и счетчика 15 не совпадают, то при

l5 срабатывании одновибратора 22 появляетсл сигнал, как минимум, иа выходе одной из схем «И» 4 и,далее на выходе схемы «ИЛИ»

9. В момент его возникновения перебрасывается в новое состояние триггер 21, в резуль20 тате чего открывается схема 7. Импульсы с другого, более высокочастотного, выхода делителя частоты (8 начинают поступать на вход счетчика !б. По мере прихода каждого нового импульса появляется сигнал на каком25 либо выходе дешпф р атора 17. Все выходы, исключая последний, объединены посредством схем «ИЛИ» 10 и 11 в две группы, соответствующие случаям увеличения и уменьшения числа в счетчике 15. С возрастанием чисз0 ла в счетчике 15 от нуля до некоторого значения в более быстром масштабе времени происходит временное увеличение числа в счетчике 15, а затем его уменьшение на 1, 2 ...двоичных единиц с возвращением в исходЗ5 ное состояние. При этом при каждом новом ко,е счетчика 15 происходит его сравнение с кодом преобразователя 1, поскольку одновибратор 22 обеспечивает подачу сигнала и» третьи входы схем «И» 4. При каждом не40 совпадении кодов сигнал на выходе инвертора 14 отсутствует, и ни одна из схем «И» 8 не срабатывает. Если при некотором измененном эталонном коде произойдет совпадение этого кода с кодом преобразователя 1, то

45 пропадает сигнал на выходе схем «И» 4 и схемы «ИЛИ» 9, что приводит к его появлению на выходе инвертора 14 и соответствующих входах схем «И» 8. В зависимости от того, какое число в этот момент записано

50 в счетчике !б и, следовательно, какой выход дешифратора 17 возбужден, срабатывает одна из схем «И» 8, соответствующая величине и знаку ошибки в коде испытуемого преобразователя. Далее при достижении в счетчике

16 определенного числа появляетсл сигнал на псследнем выходе дешифратора 17, который возвращает триггер 21 в первоначальное состоял Ie. В этот момент реверсивный счетчик

15 возвращается в исходное состояние, при котором сравниваемые коды не совпадают.

Это означает, что на выходе схемы «ИЛИ»

9 имеется сигнал. Однако в этом случае триггер 21 не изменяет своего состояния, поскольку за счет дифференцирующей схемы 26 он ствующий выход которого I:oäêëþ÷åí к схеме

«И>> 6 5 являющейся клапаном в цепи генератора 19 и входа делителя частоты (8. Пе вый выход делителя частоты подключен через схему задержки 24 ко входу одновибратора 22, выход которого coczlгнен с третьими входами схем «И» 4, через схему «ИЛИ» 12 —— со входом схемы «И» 5, др гой вхо.l кото

ЧЕРЕЗ III рой з инвертор 14 соединен с выходом схемы

«ИЛИ> 9, в..

; >, ходы которои подключены к выходам схем «И» 4. Второй выход делителя частоты 18

ы !8 подключен ко входу схемы «И» второй вход которой соединен с выходом дифференцирующую схему 26 подключен к выходу схемы «ИЛИ» 9, и второй вход— к последнему выходу дешпфратора 17. Выход схемы «И» 7 подключен ко входу счет:ика 16 с, с которым соединен дешифратор 17, выходы которого объединены посредством схем «ИЛИ» 10 II (1 в ве гру . П две группы. ри этом чен ко второвыход схемы «ИЛИ» 10 подключе му входу схемы «ИЛИ» 12, а выход схемы

«ИЛИ» (! — ко входу вычитания реверсивного счетчика 15. 1 роме того, выходы дешифратора 17 подключены ко входам соотвегствующих схем «И» 8, другие входы которых сосдlIIIC«I I с выходом инвертора 14, а выходы — со входами блока регистрации 27 резу,чьтата проверки.

Испытуемыи преобразователь 1 приводится в равномерное вращение гриводом 2. На выходе преобразователя формируется натуральный двоичный код. Прп появ Icllllll некоторого начального кода срабатывает дешифратор 8 (см. фиг. 2, точка А) и с некоторой выдержкой времени перебрасывается триггер

20 (см. фиг. 2, точка Б). В исходное состояш:е триггер 20 устанавливается перед началсм испытаний. В результате этого открыв.ется схема 6, и импульсы генератора 19 начинают поступать на вход делителя частоты (8. По мере переполнения на его выходе появляются сигналы, являющиеся эталонными, которые поступают через схему «ИЛИ» 12 на вход сложения реверсивного счетчика 15.

Сравнение реального кода преобразователя 1 и эталонного кода, формируемого путем подсчета стабильных по частоте следования импульсов в реверсивном счетчике 15, происходит в течение времени отработки одновибратором 22 заданного временного интервала с момента формирования очередного эталонного кода (см. фиг. 2, точки В, Г, Д.)

Если коды преобразователя 1 и счетчика

15 равны, то за счет действия пнверторов И на выходах схем «И» 4 и выходе схемы

«ИЛИ» 9 сигнала нет. В этом случае появляется сигнал на входе схемы «И» о, а с риходом сигнала на другой ее в.;.од с выхода делителя частоты 18 на выходе ее возникает сигнал о правильности кода преобразователя

1 в данной угловой координате.

Схема задержки 25 необходима для предотвращения сбоев из-за конечного време.реагирует не на наличие сигнала, а на мо4325И мент его появления. После отработки одновибратором 22 заданного интервала времени сигнал на выходе схемы «ИЛИ» 9 пропадает, При сравнении кодов в следующей угловой координате вала преобразователя в момент сраоатывания одновибратора 22 при условии несовпадения сравниваемых кодов вновь появляется сигнал на выходе схемы «ИЛИ» 9, в результате чего срабатывает дпфференцирующая схема 2б, и работа устройства повторяется.

Заметим, что схема 25 должна иметь небольшую задержку с тем, чтобы исключить срабатывание схемы «И» 5 при совпадении кода преобразователя с временно измененным кодом счетчика 15.

Как видно из фиг. 2, за счет изменения времени задержки схемы 28 представляется возможным изменять условия испытаний, предъявляя равные требования к правильности функционирования испытуемого преобразователя угол †к.

Предмет изобретения

Устройство для проверки функционирования преобразователей угол — код, содержащее привод равномерной скорости, с которым связан вал испытуемого преобразователя, выходы которого подключены ко входам первого дешифратора и первым входам первых схем «И», вторые входы которых через первые инверторы соединены с выходами разрядов реверсивного счетчика, а выходы через последовательно соединенные первую схему

«ИЛИ» и второй инвертор подключены !< первым входам вторых схем «И», выходы которых соединены с соответствующими входами бло:<а регистрации, а вторые входы — 4О с I!Llxolами второго дешифратора, входы которolo соединены с выходами разрядов счетчп:.<а, а выходы подключены ко входам втои третьей схем «ИЛИ», выход которой соединен со входом вычитания реверсивного счетчика, отличаюшееся тем, что, с целью повышения достоверности результатов проверки преобразователей угол — код, в устройство введены стабилизированный генератор импульсов, триггеры, одновибратор, делитель частоты, схемы задержки, диффcpcHIIèðóloщая схема и дополнительные схемы «И» и

«ИЛИ», причем выхо первого дешифратора через регулируемую схему задержки подключен ко входу первого триггера, выход которого подключен к первому входу: ервой дополните7LHQII схемы «И», второй вход которой соед.l!IOII с выходом стабилизированного генератора импульсов, а выход — со входом делителя частоты, первый выход которого через последовательно соединенные первую схему задержки и одновибратор подключен к третьим вход»l первых схем «И», через вторую схему задержки подключен к первому входу второй дополнительной схемы «1 Ь, второй вход которой соединен с выходом второго инвертора, а выход — с соответствующим входом блока регистрации, и i< первому входу дополнительной схемы «ПЛИ», второй вход которой подключен к выходу второй схемы «ИЛИ», а выход — ко входу сложения реверсивного счетчика, второй выход делителя частоты соединен с первым входом третьей дополнительной схемы «И», выход которой подключен ко входу счетчика, а второй вход — к Bblxogv второго триггера, первый вход которого через дифференцирующую схему соединен с выходом первой схемы

«ИЛИ», а второй вход — с последним выходом второго дешифратора.

432о64

Редактор Л. Тюрина

Заказ 437/833 Изд. Л в )720 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент» а)) Составитель И. Назаркина

Техред Г, Дворина Корректор В. Гутман