Передающая часть системы телеизмерений

 

. А г

ОписАЙЙе (!»432579

Союз Со етсх)х

CO»kIaIIkIf:TH eCIIIfX (61) Зависимое от авт. свидетельстза— (- i Ч. Кл. 6 08с 19, 28 (22) Заявлено 28.06.71 (21) 16766671 18-24

Госудврствевнь!х ког)ктет

Совета Мкнвстр,в С!-."Р

Са ДЕЛВ;1 В.-.:СРС)Е»!!И»1

I:32) Приоритет—

1; 6. 1.:. !7-1.88 (088.8) Опубликовано 15.06.74. Бюллетень ¹ 22 и отход т. :!

Дата опубликова!1ия описания 11.",..:5 (72) А B-,оры! .,,. С.-:р)гике и А. 1.,г),орт!!!1д нтов (71) Заявите.-!ь (54) ПЕРЕДА10ЩАЯ ЧАСТЬ СИСТЕМЫ

ТЕЛЕИЗМЕРЕНИЙ с присоединен:гем заявки—

Изоб)рстсние от.-!:осится к телемсханике If

vcæåT быть;гспользоза .о в адаптивных сиСгсз ах ТЕЛЕ:.З. .»-РЕИ:!й СО СжаттИЕМ ДаННЫХ.

Известна передающая часть системы тслсHB. »1e !Ег!ИЙ, СОДЕРжашаЯ ДаТЧИКИ, ВЫХОДЫ КОторы.; соединены со входами коммутатора, выход коммутатора подключен ко выду преor)pas0BaTeл":, ляг)ялог — кс1д», выход которого с::-динен со B:.Одами буферного стробируюшеГО, tl"ic»pa и Олокя уппаВлсния, Оди!г Вьlход блока vпрявления соединен с0 Входом считывания "сб" оса буферного сгробиругощего региС1;)a, OСТЯЛЬ:-!Ь|Е ВЬ! ОДЫ ОЛОКa УПPaВЛЕНИЯ по ключеиы к ксzoo,)paaoBaTe)110 ядресОВ, Вых.д КOToporo свя ia:- co входом буферного запоминающего устройства, а выход последнего

coe1IlHeH c nepezaTH,IHoiI Hepea BTopokf комо!)т; тор.

Недостатком такой системы является большой обьем кодовой посылки параметра, вызВанный тем, что каждьй раз передается его Гол»IÎp. Значение.

С целью усовершенствования известной

I:е;)еда!Ошеи и"-.Ст:1 системы телеизмерении в части сокращен:.)я времени передачи информации IlpH co:IpaaekIHH ее достоверности путем реализаци:i передачи приращений с накоплегнием в пределах и разрядов и рационально".о построения телеметрического кадра в переда:ошуго часть введен дешифратор кода суммарного пр .ряще:1:гя, вхо ..:.::.; —:орого соед инекы с выыдам:.l ьч младш !. разрядов uуферного стро!)Ирт!ОП!его peг:!стра, б! ферй1)е запоминающее устро )cTBo выпо iaeпо в ви,е

2" параллельных зстзей, входы котот!Ых сТкрываются си.-н ялами с 01 О именных вы одов гдешифрятора, сиг-!aaüa=:C входы всех ветвей сÎадинены пяря1лелa 13 l пÎдключе!Il,i и выыду кодооо язозaòåëa «дресоз, а сиг;гяльный BMOC 2" -BPTB:1 CCP1!I::.P.:l, Коозге Тог0, C Bi Iходам:1 старших, . ."÷ Hà. с (пг+1) -го, ряз",ядов стробируго:;p..-o ðc,"ilcTpa. Выходные регистры каждой BPTB!I )lu; T Оыть дополне ни! разрядами ф о р з l и " "3 :a H",! я к д д а и р и р а 1ц е н и я, который и,i зы !орке и::форма:1ии из данной ветви пере.ается олин ряз за ци I.

Такая переда:ощая часть обс=печ)гвает .)Пспределение кодовь)х ядре;оз параметров, з; ячения которых суш)естве:-1:гы, На позиции в )0леметрическом кя; ре, соответствующие текущему значению суммарного приращения этого параметра. Пр:1 зто.;1 caìè суммарные пр:— рашения могут,e передаваться вовсе либo передаваться один раз с группой адресов параметров, имсющ!)х од)гнa Hîâîå суммарное приращение. Ko ITpoaBIIaa посылка пара!метра передается в моменты переполнения ггт младших разрядов и поэтому оказывается на т позиций короче. Ня чертеже»пр!тведена функциональная схема передающей части для слуг1 32570

65 чая и=3 с дсш.?фратороз. на логitкит; датчики

1, коммутаторы 2, преобразователь «ана !01— код» 8, блок управления передачей 4, буферный строб?!рующий регистр 5, ?<одообразоватсль адресов 6, буферное многорегистровое запоминающее устройство с автоматической перезаписью 7, передатчик с модулятором 8, дешифратор кода суммарного приращения 9, логические схемы « II:», «ИЛИ» «И» 10 — 12 соответственно.

В дешифраторе 9 выходы первых шести с: ем «IIE» соед?!пены со входамн разреше??ия записи соответствующи i ветвей буферного запомина ошего устройства, выход последней схем?я «НЕ» соед,!нен со входом разрешения записи последней ветви буферного запоминающего устройства, Ia седьму!о ветвь сигнал разрешения записи подается с четвертой схемы «И», выходы третьей, второй ll первой схем «И» .соеди ?е ii с с:!гнальными входами шестой, пятой и третьей схем «HL», выходы схем «ИЛИ» сoezl!:Ie:!ы со входами запрета первой, второй, чствертой и седьмо& схем

«НЕ», ко входам первой, .второй, третьей, четвертой схем «ИЛИ» и третьей, второй, четвертой схем,«И» подключены выходы соответственно второго — третьего, первого — третьего, первого — второго и первого — второго — третьего .разр>7дз буферног0 регистра, сигнальные входы первой, второй, четвертой и входы запрета шестой, пятой, третьей схем «НЕ» соединены с выходами соответственно первого, второго, третьего разрядов регистра. При этом для формирования с!!Гнала «приращения с накоплением» используется пг (например, три) младших разрядов буферного стробирующего регистра, а формирование телеметрического кадра осуществляегся в буфер.!ом запоминающем устройстве, имеющем 2" (например, восемь) параллельных ветвей. Дешифратор кода сум?марного приращения осуществляет выбор соответствующей ветви буферного запоминающего устройства.

Передающая часть рàОÎTaåò следующим с бразол.

Датч ики 1! — 1„поочередно с,высокой скоростью опрашиваются коммутатором 2,, снятые с них,величины параметров преооразователем 8 преобразуются в двоичный код, который поступает в буферный строоирующий регистр 5. Одновременно, величина последнего разряда кода поступает в блок управления 4 и сравнивается с хранящимся там предыдущигм значением последнего разряда этого же параметра. Если значение разряда изменилось с 0 на 1 или наоборот, то управляющее устройство 4 подает сигнал считывания на буферный регистр 5 и на соответствующий вход кодообр азов ател я адреса.

Если параметр изменился .менее, чем на шаг,квантования, то состояние последнего разряда не изменится и блок управления 4 выдает управляющий сигнал на вход сброса буферного регистра 5.

ПО СЫГналу С<1 НТI,IBÇH:?Я ЗН ачеН и?1, 337:1 С 3 Нные в m (трех) младш?!х разрядах буфеpao-о регистра 5, поступают на соответствуюш:?е входы дешифратора ко 13 л ммарных приращений. В зависимости от того, какое число записано в ггг младших разрядах регистра 5,: а одном из 2 " выходов (кроме последнсг0) д- шифратора код;1 суммарно-0 приращения 9 сформР(руется сиГ?13;I paapeU e1titÿ записи, который открывает вход соответствующей ветви буферного запоминающе "0 устройстза 7. В этой ветви записывается азрес из»epз:i:-io: о параметра. Если же во все. n младш!?х разрядах ре гистра 5 записаны нули, то управляющий с;!гнал сформируется на последне:<1 выходе дешифратора 9 и откроет вход последней ветви буферного запоминающего устройства 7. В этой ветви, кроме адреса измеренного параметра, запишется его полное значение, за исключением пг Гмладших разрядов.

Код, записанный в БЗУ, автоматически п-резаписывается в выходной регистр ил?! в оли1 жайший к нему свободный от ин;рормац?111, что обеспечивает запоминание ветзей БЗ.: OT выхода к,входу. Ксзг. !утатор 2 ?пер:!одически опрашивает выход:!ые регистры ветвей

7i — 78 и передает в модулятор 8 запрограммир o B a I t I i i>i Й В Г! 0 с л е д н е м р е Г и с т р e ек 0 д с у 3 l 3 l 3 р ного приращения и записа?нные в ветви адреса параметров, после чего переходит 13 опрос следi ющей ветви. Критер?!ем перехода к c,7åду10щей BCTBH <10>кот О ЫТЬ ?3 tait>op I<3 113 BCTB H всех адРесов и;?и ?Iе OT01)ОГО заРа lee та IOÂленного их количества.

Раоота дешифратор" кода прираше 1 1! собранного по схеме, приваденно?! на чертеже, может быть рассмотрена на примере для суммарного приращения, равного едгинице. В этом случае в трех младших разрядах буферного стробирующвго регистра 5 будет зап,iсано число 001. Следовательно, на с:!гналь:!ый вход схемы запрета «НЕ» 10, поступит ед:птица а на входы схемы созпадений 11, придут

7 нули (сигнала иет) и с ее выхода на схему

101 сигнал запрета не поступит, а значит схема 10, пропустит сигнал на вход разрешен ?я записи первой ветви БЗУ. Одновременно единица с первого разряда регистра 5 поступит на входы запрета: схемы запрета 10, — непосредственно, а схемы запрета 10, 104 и

1Ог — через схех!ы <<ИЛИ>> 11, 11;, 114 сооТветственно и запретит формирование сигналов разрешения зап icH для второй, четвертой, шестой и восьмой ветвей БЗУ. Так как во втором и третьем разрядах регистра 5 записаны нули то по крайней мере на одном, входе схем

1 совпадений 12,, 12,, 12, 124 сигнал оудет отсутствовать. Следовательно, на сигнальные вхады схем запрета 10З, 10;, 10, и на входы разрешения записи третьей, пятой, шестой и седьмой вет вей БЗУ сигнал не пройдет. Аналогично может быть рассмотрена работа дешифратора и при других значениях кода су»марного приращения.

432570

Таким ооразом, передающая часть обеспечивает передачу суммарных (в пределах ttt разрялэз) пр: ращений в те моменты, когла ол1 э1 ;oe приращение оказывается равным порогу квантования или превышает его, а при переполнениях разрядов накопления — полных значени11 параметров. Дополнительное сжатие occtöåcònnÿåòñÿ путем передачи адресов napaметров, имеющих с1линаковое прираще:-1ие, с 03ной лля группы таких адресов кодовой посылкой суммарного приращения, а полного значения параметров — без т младших разрядов.

В связи с тем, что возникающие при этом резервы времени оказываются существенно больше, чем при передаче полных значений всех существенных выборок, то перела1ощая часть может содержать несколько групп датчиков (11 — 1,), каждая со свэим преоэразователем 8, устройством управления 4 и буферным рег:.1стром 5. При этом выходы всех буферных рег lcTpoB 5 подключаются ко входам леши1рратэра кола суммарных приращений 9 и,восы1ой ветви ЗУ 7 через развязывающие цепи, а начало такта опроса и измере:1ия параметра каждой следующей группы должно быть сдвинуто на время ср л. гле 1,р — время опроса параметра, включающее формирование кода и его запись в соответствующую ветвь БЗУ;

Л вЂ” число прупп датчиков. .И

При этом N гле М вЂ” общее количество параметров в группе, L — среднее на цикл опроса количество параметроз одной труппы, принимающих значения, паллежащие передаче.

В тех случаях, когда из-за неравномерного расположения параметров по уровням, подлежащим передаче, происходит существенный сдвиг времени передачи отдельных параметров, вместе с адресами может быть записано время измерения параметра, для чего на блок времени подается считывающий сигнал, а его выходы соединя1отся со входами соответствующих разрядов всех ветвей БЗУ.

l0

Предмет изоорете:-1ия

1. Передающая часть системы телсиaiiapcний, солержащая датчик .I, коммутаторы, преобразователь «аналог — кол», буфе; шш cTpooi:рующий регистр, блок управления передачей, колообразователь алресов, буферное запоминающее устройство и пероллтчик с молулятором, от.шча1ощаяся тем, что, с целью повышения достоверности и сокраще:1ия зреме:1и передачи информации, в нее введен лешифратор кола суммарного прираще11ия, вхо (bt которого соели11ЕнЫ С ВыхОЛами «1 мЛадш1Х разрядов буферного стробируюшего реп1стра, оуферное запоминающее устройство выполнено в виде 2" napaллельных ветвей, в.;.олы ра",решения записи этих:ветвей соел:1нены с 03,ноименнызlи Выходами,дешифратор а, сиг:1альные входы всех ветвей соединены параллельно и подключены к выходу кодоооразозателя адресов, сигнальный вход последней (2" ) ветви соелинен, кроме того, с вь1холам.1 старших, нач1пая с (т+1) -го. разрядов буферного строоирующего регистра.

2. Передающая часть по п. 1, or tï÷àtotöàÿся тем, что дешифратор выполнен на логtl÷åских элементах «И», «ИЛИ», «НЕ». причем лля трехразрядного кода прираще:-гия выходы первых шести схем «НЕ» coe3tttteиы ". вхолам:i разрешения Batnlclt олноиме;1ных ветвей буферного запоминающего устройства, выход послелней схемы «НЕ» соел11нен с вхолом разрешения записи восы1ой ветви, с входом разрешения записи сельмой ветв.l соединен выход четвертой схемы «И», выходы третьей, второй и первой схем «И» соелине:1ы с сигнальнь1ми входами шестой, пятой и тр тьсй схем «НЕ», выходы схем «ИЛ11» сое13:1нены с входами запрета первой, второй, четвертой и сельмой схем «НЕ», к входам первой, второй, третьей, четвертой схем «ИЛ11» и третьей, второй, первой, четвертой схем «11» подключены выходы соответственно второго — трстьегo, первого — третьего, первого — второго и neplBoTo — второго — третьего разрядов оуферного регистра, сигнальные входы первой, второй, четвертой и Bxonnt запрета шестой, пятой, третьей схем «НЕ» соединены с выходам:I соответствен1но первэго, второго, третьего разрядов буферного стробирующсго регистра.

Составитель В, Кузнецов

Тек1зед Г. Дворина

Редактор Л. Цветкова

Корректор И. Си»икина

Подписное

Тип. Харин. фил. Вред. «Патент»

3BI:аз 437/о33 Изл. ¹ 1720 Тираж 624

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5