Патент ссср 432686

 

432686 накопителей.

Устройство синхронизации работает следующим образом.

При подаче сигнала и тактовых импульсов, частота которых совпадает с частотой следовàHèÿ входного дискретного сигнала, íа чинают работать фазпруемый делитель 2 и дешифратор 1, при этом в процессе выделения импульса синхрогруппы возможны ошибки: пропадание истинных импульсов и появление ложных.

Однако вероятность появления истинного импульса синхрогруппы всегда превышает вероятность образования ложных, а распределение плотности появления последних близко к симметричному, следовательно чаще всего открываются именно те схемы «И» 5!, и б!„отпирающий потенциал на которые поступает с триггера 3!, в моменты времени, совпадающие с появлением истинного импульса синхрогруппы с дешифратора 1. Это приводит к постепенному возрастанию абсолютного значения числа на реверсивных накопителях 7!,. По достижении реверсивными накопителями состояний У, или — N, (Л вЂ” положительный порог, — N, — отрицательный порог) и образовании выходных сигналов в формирователях

8!, сигналов «Превышение порогов» срабатывают триггеры 10!, блока 9 формирования спнхросигнала, фиксирующие знаки накопленных чисел, а также схемы «ИЛИ» 12!„фиксиру!о-! цие превышение допустимых порогов.

В случае, когда один из накопителей накопил число +-Л раньше всех остальных накопителей, во избежание ошибок процесс дальнейшего накопления в нем запрещается, тем самым для этого накопителя становится возможным только уменьшение абсолютного результата по сравнению с числом A !. Когда же процесс накопления заканчивается во всех реверсивных накопителях 7„— 7„триггеры

10„— 10„блока 9 формирования синхросигнала срабатывают, в результате чего образуется двоичная запись числа, соответствующего фазовому положению циклового импульса. Этому соответствует появление выходных сигналов на схемах «ИЛИ» 12„— 12„, что приводит к появлению на выходах схем равнозначности

11„ — 11„ сигнала в том случае, когда число, записанное на триггерах 8„— З„фазируемого делителя 2, оказывается равным числу, записанному на триггерах 10„— 10„блока 9 формирования спнхросигна !а.

В этот момент срабатывает общая схема

«И» 4, а íà ее выходе появляется импульс, фаза которого статистически совпадает с фа-!

О зой импульса цпкловой синхронизации. Этот импульс производит установку на нуль фазирусмого делителя 2 и реверсивных накопителей 7„— 7„, при этом автоматически отключаются схемы «ИЛИ» 12„— 12„, что свидетельствует об однократностп процесса установки ф",çû делителя 2. Далее процесс накопления повторяется, однако теперь статически накапливается и записывается на тр!гггеры 10„—

10„блока формирования спнхросигнала чпс о ло, равное нулю, т. е. фаза фазпрусмого делителя 2 не корректируется.

Предмет изобретения

25 Устройство синхронизации по циклам, содержащее фазируемый делитель тактовых импульсов с и двоичными ячейками, парафазные выходы каждой из которых подключены через схемы «И» ко входам реверсивного наз!! копителя и непосредственно ко входам соответствующей схемы равнозначности, к двум другич входам которой подключен триггер, кроме того, ко вторым входам схем «И» подключен дешифратор синхрогруппы, отлачаюи ееся тем, что, с целью повышения помехоустойчивости, между выходами каждого реверсивного накопителя и входами соответствующего триггера включен формирователь сигналов «Превышение порогов», причем входы каждого пз и фррмпрователей сигналов «Превышение порогов» подключены через соответствующую схему «ИЛИ», а вход каждой пз н схем равнозначности и вход фазируемого делителя тактовых импульсов — непосрсдст4> венно и общей схеме «И», выход которой подкл!очен к цепям сброса фазируемого делителя тактовых импульсов и реверсивнь!х накопителей.

Рсла кто з Т. Морозова

Составитель В. Евдокимова

Техрел А. Камышникова Корректс,- В. Гутман

Заказ 222,. 579 Изл. ¹ 1723 Тираж 678 Пол-,.;. с::: е

UHHHIIH Государственного комитета Совета Министров СССР по делам изобретений н открытий

Москва, Ж-35, Раушская наб., д. 4, 5

Тип. Харьк. фнл. пред. «Патент»