Арифметическое двоично-десятичное устройство с динамической циркуляционнойпамятью

 

пп 434408

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских .Социалистических

Республик (61) Зависимое от авт. свидетельства 256365 (51) М. Кл. G 06f 7/38 (22) Заявлено 07.06.71 (21) 1666774/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 30.06.74. Бюллетень ¹ 24

Дата опубликования описания 6.11.74

Государственный комите

Совета Министров СССР во делам изооретений и открытий (53) УДК 681.325.5 (088.8) (72) Авторы изобретения

В. А. Бородулин, Н. Е. Конюхов, В. В. Назаров и А. П. Федосеев (71) Заявитель (514) АРИФМЕТИЧЕСКОЕ ДВОИЧНО-ДЕСЯТИЧНОЕ

УСТРОЙСТВО С ДИНАМИЧЕСКОЙ ЦИРКУЛЯЦИОННОЙ

ПАМЯТЬЮ

Изобретение относится к области вычислительной техники, преимущественно к настольным электронным клавишным машинам с программным управлением.

По основному авт. св, 256365 известны арифметические устройства, использующие в качестве регистров памяти для хранения операндов и результатов вычислений динамическую циркуляционную память, например магнитострикционную линию задержки, и имеющие в своем составе регистр сдвига, последовательный двоичный сумматор и Itcllh подачи корректирующего кода.

Однако в таких устройствах при обработке числовой информации часто встречающиеся элементарные операции, такие, как сдвиг вправо, пересылки из одного регистра в другой, обмены между произвольными регистрами и другие, выполняются зя несколько циклов динамической циркуляционной памяти и требуют для реализации дополнительных реГистров памяти.

Цель изобретения — повысить быстродействия арифметического устройства.

Для этого блок динамической циркуляционной памяти дополнительно содержит второй выход, сигнал с которого имеет задержку относительно сигнала с основного выхода, необходимую для записи одного разряда, соедипенный со вторыми входами регистра сдвига, сумматора и блока динамической памяти.

На чертеже дана схема арифметического устройства. Оно содержит блок 1 динамической циркуляционной памяти. регистр 2 сдвига с двоичной разрядностью одной десятичной цифры, последовательный двоичный сумматор 3 и цепь 4 подачи корректирующего кода.

10 Основной выход 5 блока динамической памяти соединен с первым входом 6 регистра 2 сдвига, первым входом 7 сумматора 3 и первым входом 8 блока динамической памяти.

Второй выход 9 блока 1, сигнал с которого

15 имеет задержку относительно сигнала с основного выхода 5, необходимую для записи одного разряда, соединен со вторым входом

10 регистра сдвига, вторым входом 11 сумматора 3 и вторым входом 12 блока 1. Выход 13

20 регистра 2 сдвига сосд1шен с третьим входом

14 сумматора 3 и третьим входом 15 блока динамической памяти, я выход 16 сумматора

3 соединен с третьим входом 17 регистра сдвига и четвертым входом 18 блока динамической

25 памяти.

Элементарная операция сложения содержимого регистров памяти происходит следующим образом.

Младший разряд первого слагаемого посту30 пает со второго выхода 9 блока 1 на вход 10

4344

Составитель А. Рыбин

Корректор E. Миронова

Тсхред H. Куклина

Редактор E. Дайч

Заказ 3024/10 Изд, № 1803 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Л1инистров СССР по делам изобретений и открытий

Москва, К-35, Раугиская наб., д. 4 5

Типография, пр. Сапунова, 2 регистра сдвига, задерживается в нем до появления на основном выходе 5 блока динамической памяти младшего разряда второго слагаемого и вместе с ним подается на соответствующие входы 7 и 14 сумматора 3.

Сумма, получившаяся от сложения этих разрядов, поступает с выхода 16 сумматора 3 на третий вход 17 регистра 2 сдвига и задерживается в нем до момента появления на основном выходе 5 блока 1 младшего разряда 10 первого слагаемого.

В этот момент с выхода 13 регистра сдвига на вход 14 сумматора поступает результат сложения младших разрядов первого и второго слагаемых, а через цепь 4 поступает кор- 15 ректирующий код. Результат от сложения с корректирующим кодом записывается в освободившийся младший разряд первого слагаемого.

Одновременно с этим с основного выхода 5 20 блока 1 на регистр сдвига через вход 6 поступает следующий разряд.

Сложение в последующих разрядах происходит точно так же, как и в младших разрядах. 25

Элементарная операция — сдвиг вправо— осуществляется путем разрешения циркуляции сдвигаемого регистра через второй выход

08

9 блока динамической памяти и запрещением

его циркуляции через основной выход 5. Элементарная операция обмена содержимого двух произвольных регистров памяти осуществляется следующим образом.

Регистры памяти, содержимое которых обменивается, циркулируют через регистр сдвига, причем разряды регистра, передаваемого вправо по информационному пакету, поступают на регистр сдвига со второго выхода 9 блока динамической памяти, а разряды регистра, передаваемого влево по информационному пакету, подаются на регистр сдвига с основного выхода того же блока.

Предмет изобретения

Арифметическое двоично-десятичное устройство с динамической циркуляционной памятью по авт. св. 256365, отличающееся тем, что, с целью повышения быстродействия арифметического устройства, блок динамической циркуляционной памяти дополнительно содержит второй выход, сигнал с которого имеет задержку относительно сигнала с основного выхода, необходимую для записи одного разряда, соединенный со вторыми входами регистра сдвига, сумматора и блока динамической памяти.