Постоянное запоминающее устройство
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
IIII 444246
Саюэ Советских
Социалистических
Республик (61) Зависимое от авт. свидетельства (22) Заявлено 23.02.73 (21) 1888380/18-24 с присоединением заявки Ме (32) Приоритет
Опубликовано 25.09.74. Бюллетень М 35
Дата опубликования описания 28.04.75 (51) М. Кл. G llс 17/00
Государственный комитет
Совета Министров СССР по делам изобретений и открытий (53) УДК 681.327.066 (088.8) (72) Автор изобретения
А. С. Свердлов (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО
Изобретение касается автоматики и вычислительной техники и относится к запоминающим устройствам (ЗУ).
Известно запоминающее устройство, содержащее МОП-транзисторы с плавающим затвором, матрицу числовых шин и матрицу разрядных шин, подключенную через дополнительные МОП-транзисторы к шине питания.
B таком устройстве наряду с запоминающим транзистором используется дополнительный ключевой транзистор. Это значительно увеличивает общее количество элементов ЗУ, особенно в ЗУ большой емкости, где собственно запоминающая матрица занимает основное место.
Цель изобретения — упрощение устройства.
Для этого в каждый запоминающий транзистор устройства введен дополнительный затвор, изолированный от плавающего затвора слоем диэлектрика, причем дополнительные затворы транзисторов одного числа соединены числовой шиной, стоки транзисторов одного разряда соединены с разрядной шиной, а истоки — с шиной нулевого потенциала.
На чертеже изображена схема устройства.
Схема представляет собой матрицу, содержащую разрядные шины 1, 2 и числовые шины 3, 4. Шины 1 и 2 транзисторами 5 и б соединены с источником напряжения 7 (для р-канальных транзисторов имеет — U»„) . В узлах матрицы включены запоминающие транзисторы 8 — 11. Каждьш запоминающий транзистор (в данном случае р-канальный) имеет по два затвора. Один из них, плавающий, выполнен
5 из поликристаллического кремния или молибдена и изолирован от подложки слоем Si02.
Поверх плавающего затвора нанесен еще один слой SiOq, на котором расположен дополнительный затвор.
I0 Схема работает следующим образом.
Прп записи информации включаются транзисторы 5 и б тех разрядов, где должна быть записана «1». Этп транзисторы подают напряжение — U„„, на стоки запоминающих тран15 зисторов, объединенных разрядной шиной 1.
На одну пз числовых шин подается отрицательное напряжение Ugg . Напряжение Ugин уменьшает величину пробивного напряжения транзисторов. Под действием напряжения
20 U„„, в транзисторе 8 происходит пробой стокового диода и плавающий затвор в нем заряжается. В транзисторах, на управляющих затворах которых напряжение Ug,„отсутствует, величина напряжения С „н, оказывается не25 достаточной для пробоя стока. Накопленный заряд на плавающем затворе транзистора 8 соответствует записи в нем «1».
При считывании на числовую шину подается напряжение, величина которого является сред30 ней между наибольшим и наименьшим значе444246 плавающим затвором, матрицу числовых и подключенную через дополнительные МОПтранзисторы к шине питания матрицу разрядных шин, о тл и ч а ю щ е е с я тем, что, с це5 лью упрощения устройства, в нем в каждый запоминающий транзистор введен дополнительный затвор, изолированный от плавающего слоем диэлектрика, причем дополнительные затворы транзисторов одного числа соединены
IO с числовой шиной, стоки транзисторов одного разряда соединены с разрядной шиной, истоки — с шиной нулевого потенциала.
Составитель К. Малкис
Техред В. Рыбакова
Корректоры; В. Петрова и О. Данишева
Редактор А. Морозова
Заказ 973/9 Изд. № 475
ЦНИИПИ Государственного комитета по делам изобретений и
Москва, Ж-35, Раушская
Типография, пр. Сапунова, 2 ниями пороговых напряжений запоминающих транзисторов. Это напряжение открывает запоминающие транзисторы, хранящие «1» и оставляет в неизменном (запертом) состоянии транзисторы, хранящие «0». Информация может быть определена по напряжению на разрядных шинах 1 и 2.
Предмет изобретения
Постоянное запоминающее устройство, содержащее запоминаощие МОП-транзисторы с
Тираж 591 Подписное
Совета Министров СССР открытий наб., д. 4/5
