Устройство управления коммутатором

 

00 444327

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Ъ (61) Зависимое от авт. свидетельства (22) Заявлено 28.09.72 (21) 1831987/26-9 (51) М Кч Н 03k 17/02 с присоединением заявки ¹

Государственный комитет (32) Приоритет

Опубликовано 25.09.74. Бюллетень ¹ 35

Дата опубликования описания 03.10.75

Совета 1йинистров СИР по делам изобретений и открытий (53) УДК 621.382(088.8) (72) Авторы изобретения

А. В. Бахтин, 1О. В. Блоштейн и А. Г. Шоломицкий (71) Заявитель (54) УСТРОЙСТВО УПРАВЛЕНИЯ КОММУТАТОРОМ

Изобретение относится к устройствам автоматики и предназначено для использования в коммутаторах измерительных сигналов систем сбора и обработки данных.

Известны устройства управления коммутатором, содержащие задающие генераторы, распределители, программный блок, переключатель скорости опроса, схемы совпадений, триггер выбора, триггер разрешения и схем

ИЛИ, причем выход «I» триггера разрешения соединен с одним из выходов схемы И в цепи выбора высокой частоты (ВЧ) и низкой частоты (НЧ), выходы которых соединены соответственно с входом запуска задающего;еператора В -! и задающего генератора НЧ, выходы задающих генераторов ВЧ и НЧ через схему ИЛИ подключены к входу запуска распределителя, выходы которого ",îäêëþ÷åíû к соответствующим входам программного блока и ключей каналов.

Цель изобретения — уменьшение погрешности коммутации от влияния канала на канал во время переходного процесса.

Для осуществления этой цели в схему устройства введены два триггера памяти и две схемы И вЂ” НŠ— высокой частоты и низкой частоты соответственно, схема HE и устройство задержки, при этом выход ВЧ программного блока соединен с входом установки «I» триггера памяти ВЧ, установки «О» триггера памяти НЧ и с одним из входов схемы И-НЕ

ВЧ, выход НЧ программного блока соединен с входом установки «I» триггера памяти НЧ, установки «О» триггера памяти ВЧ и с одним

5 из входов схемы И вЂ” НЕ ВЧ, выход «I» триггера памяти ВЧ через схему И вЂ” НЕ ВЧ соединен с одним из входов триггера выбора; выход «I» триггера памяти НЧ через схему И-НЕ НЧ соединен с другим входом триггера выбора, 10 у которого один выход подключен к другому входу схемы И в цепи выбора ВЧ, а другой выход — к другому входу схемы И в цепи выбора НЧ и через схему НЕ и устройство задержки — к третьему входу схемы И в цепи

15 выбора ВЧ.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 — его временная диаграмма.

Устройство управления коммутатором со20 держит программный блок 1, у которого выход ВЧ 1/1 соединен с входом установки «I» триггера памяти ВЧ 2, установки «О» триггера памяти НЧ 3 и с одним из входов схемы

И-НЕ ВЧ 4, а выход НЧ 1/2 — с входом уста25 новки «I» триггера памяти НЧ 3, установки «О» триггера памяти ВЧ 2 и с одним из входов схемы И вЂ” НЕ НЧ 5; триггер выбора б, у которого на вход установки «I» через схему

И-НЕ ВЧ 4 подан сигнал с выхода «I» тригге30 ра памяти ВЧ 2, на вход установки «О» через

3 схему И вЂ” -IE НЧ 5 подан сигнал с выхода «I» триггера памяти НЧ 3, выход «I» через схему И в цепи выбора соединен с входом запуска задающего генератора ВЧ 8, а выход

«О» через схему И 9 в цепи выбора соединен с входом запу ска задающего генер атор а

НЧ 10; схему НЕ 11, у которой вход соединен с выходом «О» триггера выбора б, а выход— с другим входом И7 в цепи выбора и с одним из выводов конденсатора 12, другой вывод которого заземлен; схему ИЛИ 13, у которой на один из входов поданы тактовые импульсы с выхода задающего генератора ВЧ 8, а на другой вход — тактовые импульсы с выхода задающего генератора НЧ 10; распределитель 14, у которого вход запуска соединен с выходом схемы ИЛИ 13, а выходы — с соответствующими входами программного блока 1.

Кроме того, с выхода 15 распределителя 14 снимаются сигналы управления ключами соответствующих каналов.

Работа устройства поясняется временной диаграммой, где цепи формирования импульсов, приведенных на соответствующих эпюрах временной диаграммы обозначены буквами (см. фиг. 1 и 2).

Импульс пуска известным способом сформирует в момент tq (см. фиг. 2, a) на одном из выходов программного блока 1 равный себе по длительности импульс переключения скорости опроса. Кроме того, произойдет запуск триггера разрешения 16, который после окончания воздействия импульса пуска, в момент

tz снимет со схемы И7 и И9 в цепи выбора запрет на прохождение импульсов переключения скорости опроса, Допустим, что в момент t> импульс переключения длительностью тпер1 — t3 — t сформирован на выходе ВЧ 1/1 программного блока 1. Тогда триггер памяти

ВЧ 2 перейдет в состояние «I» (см. фиг. 2, в), триггер памяти НЧ 3 — в состояние «0» (см. фиг. 2, в), триггер памяти НЧ 3 — в состояние «О» (см. фиг. 2, г), а с выхода схемы

И вЂ” HE НЧ 5 прекратится подача импульса установки в «О» (см. фиг. 2, е) триггера выбора б. После окончания воздействия импульса переключения т„,р в момент t2 (см. фиг. 2, д) — с выхода схемы И-HE ВЧ 4 будет подан импульс установки в «I» триггера выбора 6, с выхода «1» которого поступит импульс выбора (см. фиг. 2, лс) на один из входов схемы И 7. Одновременно, с выхода

«О» триггера выбора 6 прекратится (см. фиг. 2, з) подача сигнала, и на последний вход схемы И7 с выхода схемы HE 11 подается (см. фиг. 2, и) импульс разрешения. Когда напряжение на конденсаторе 12 в момент t3 (см. фиг. 2, и) достигнет порогового U„,р„, срабатывания схемы И7, импульс запуска с задержкой Ж1 — — t3 — 4 поступит (см. фиг. 2, к) на вход задающего генератора ВЧ 8, с выхода которого тактовые импульсы ВЧ через ИЛИ 13 поступят (см. фиг. 2, л ) на запуск распределителя 14. С выхода 15 поступят последовательные импульсы управления ключами соот444327

4 ветствующих каналов. Из-за инерционности, обусловленной временем переключения ключа, каждый канал ВЧ подключится к общему выходу и отключится с задержкой на Л19 =

= 14 — t3 и Ь4= 4 — 4 (см. фиг, 2> и) соответственно. Считаем, что в момент 1 (см. фиг. 2, б) импульс переключения т ер3 =

= 13 — 17 сформирован на выходе НЧ 1(2 программного блока 1. Тогда триггер памяти

НЧ 3 перейдет в состояние «I» (см. фиг. 2, г), триггер памяти ВЧ 2 — в состояние «0» (см. фиг. 2, в), а с выхода схемы И вЂ” HE ВЧ 4 прекратится подача импульса установки в «1» (см. фиг. 2, д) триггера выбора б. После окончания воздействия импульса переключения тперз в момент t3 (см. фиг. 2, в) — c BbIxOp2 схемы И вЂ” НЕ НЧ 5 будет подан импульс на вход установки «0» триггера выбора б (см. фиг. 2, з). В результате прекратится подача импульсов разрешения от схемы HE 11 (см. фиг. 2, а) и с выхода «I» триггера выбора 6 (см. фиг. 2, ж) через схему И7 (см. фиг. 2, к) на работу задающего генератора

ЫЧ 8 (см, фиг. Z, ж), а с выхода схемы и9 поступит (см. фиг. 2, л) импульс пуска задающего генератора НЧ 10, с выхода которого тактовые импульсы НЧ поступят (см, фиг., л ) через ИЛИ 13 на запуск распределителя 14.

С выхода 15 начнут поступать импульсы управления ключами соответствующих каналов. На временной диаграмме условно показано, что при формировании тактовых импульсов НЧ происходит управление ключами, время переключения которых значительно

З больше, чем время переключения ключей, управляемых тактовыми импульсами ВЧ.

Каждый ключ капала НЧ подключится к общему выходу и отключится с задержкой на

4t4 = t>p — 4 и At3= ti (см. фиг. 2, и)

40 соответственно. Несмотря на то, что предыдущий канал ВЧ из-за задержки Ыз 19 13 продолжает оставаться подключенным к общему выходу и после момента t3, когда начинается воздействие импульса управления на

4З ключ последующего канала НЧ, влияние канала на канал не произойдет, так как задержка Лt4 » Ыз. Если в момент 13 (см. фиг. 2, а) импульс переключения Ilep3 ——

= 413 — 113 сформирован на выходе ВЧ 1)1

50 программного блока 1, то триггер памяти ВЧ 2 перейдет в состояние «I» (см. фиг. 2, в), триггер памяти НЧ 3 — в состояние «О» (см. фиг. 2, г), а с выхода схемы И вЂ” НЕ НЧ 5 прекратится подача импульса установки в «0»

55 (см, фиг. 2, е) триггера выбора 6. После окончания воздействия импульса переключения т„рз в момент t>s (см. фиг. 2, д) с выхода схемы И вЂ” HE ВЧ 4 будет подан импульс на вход установки «1» триггера выбора 6, 60 с выхода «1» которого импульс выбора (см. фиг. 2, 9к) поступит на один из входов схемы И7. Поступление импульса с выхода «О» триггера выбора б прекратится (см. фиг. 2, з), поэтому с выхода схемы И9 снимается (см.

65 фиг. 2, л) импульс пуска, и задающий гене444327 ратор 10 перестает (см. фиг. 2, м) формировать тактовые импульсы НЧ. Одновременно на выходе схемы НЕ 11 начинает формироваться импульс разрешения (см. фиг. 2, и).

Конденсатор 12 задержит этот импульс на

At) = t)6 — t)5 (см. фиг. 2, и). Когда напряжение на конденсаторе 12 в момент t)6 (см. фиг. 2, и) достигнет У„,р„срабатывания схемы И7, импульс пуска поступит (см. фиг. 2, к) на вход задающего генератора ВЧ 8, с выхода которого тактовые импульсы ВЧ через

ИЛИ 13 поступят (см. фиг. 2, м) на запуск распределителя 14. Импульсы управления с выхода 15 поступят на ключи каналов ВЧ.

Как видно из временной диаграммы, первый канал ВЧ этой группы подключится к общему выходу в момент t)q, т. е. тогда, когда за счет введенной задержки At) = t)6 — t)q предыдущий канал НЧ успевает полностью отключиться. Величина задержки At) (см. фиг. 2, к) выбирается равной или большей, чем максимальное время переключения (переходного процесса) применяемых в коммутаторе ключей, поэтому влияния канала на канал практически не будет и погрешность коммутации уменьшится.

Скорость опроса каналов в пределах поддиапазонов ВЧ и НЧ может быть изменена с помощью дополнительного набора времязадающих элементов (например, R и С), переключаемых вручную (блоки 17 и 18 соответственно).

Предмет изобретения

Устройство управления коммутатором, содержап;:се зада)о)цие генераторы, распределитель, программный блок, переключатель скорости опроса, схемы совпадений, триггер выбора, триггер разрешения и схему ИЛИ, причем выход «1» триггера разрешения соединен с одним из выходов схемы И в цепи выбора высокой частоты (ВЧ) и низкой частоты (НЧ), выходы которых соединены соответственно с входом запуска задающего генератора ВЧ и НЧ через схему ИЛИ подключены к входу запуска распределителя, выходы которого подключены к соответствующим входам программного блока и ключей каналов, о т л и ч а ю щ е е с я тем, что, с целью уменьшения погрешности коммутации от

15 влияния канала на канал во время переходного процесса, в его схему введены два триггера памяти и две схемы И вЂ” HE — высокой частоты (ВЧ) и низкой частоты (НЧ) соответственно, схема HE и устройство задержки, 20 при этом выход ВЧ программного блока соединен с входом установки «1» триггера памяти ВЧ, установки «О» триггера памяти НЧ и с одш)м из входов схемы И вЂ” НЕ ВЧ, выход

НЧ программного блока соединен со входом

25 установки «1» триггера памяти НЧ установки «О» триггера памяти ВЧ и с одним из входов схемы И вЂ” HE ВЧ; выход «1» триггера памяти ВЧ через схему И вЂ” НЕ ВЧ соединен с одним из входов триггера выбора; выход «1»

30 триггера памяти НЧ через схему И вЂ” НЕ НЧ соединен с другим входом триггера выбора, у которого о «))) выход подключен к другому входу схемы И в цепи выбора ВЧ, а другой выход — к другому входу схемы И в цепи

35 выбора НЧ и — черсз схему HE и устройство задержки — к третье.,) вхо,)% схем)>1 И в цеп)) выбор а ВЧ.

444327

Фиг. 3

Составитель А. Дедюхин

Текред T. Миронова

Корректор В. Брыксина

Редактор Е. Гончар

Типография, пр. Сапунова, 2

Заказ 1721/4 Изд. ¹ 568 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5