Многоканальная система ввода аналоговой информации

 

®аивф.,-„ б МУ

Й ©Ю вп ц

1и1 450И7

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 04.04.73 (21) 1904315/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 15.11.74. Бюллетень № 42

Дата опубликования описания 27.06.75 (51) М. Кл. G 061 3/05

Государственный комитет

Совета Министров СССР (53) УДК 681.32(088.8) пв делам изобретений и открытий (72) Авторы изобретения

А. И. Воителев и И. А. Жигунов (71) Заявитель (54) МНОГОКАНАЛЬНАЯ СИСТЕМА ВВОДА АНАЛОГОВОЙ

ИНФОРМАЦИИ

Изобретение относится к области вычислительной техники.

Известны многоканальные системы ввода аналоговой информации, содержащие схемы сравнения по числу преобразуемых аналоговых величин, первые входы которых подключены к соответствующим входам аналоговых величин многоканальных систем ввода, вторые входы — к выходу цифро-аналогового преобразователя, подключенного к выходам счетчика, и третьи входы — к нулевым выходам соответствующих триггеров, нулевые входы которых подключены к первому выходу блока управления, второй выход которого соединен с суммирующим входом счетчика, выходы которого соединены с информационными Выходами многоканальной системы ВВОдя, управляющие выход и вход которой подключены соответственно к третьему выходу и первому входу блока управления, ко второму входу которого подключен старший разряд счетчика.

Все известные многоканальные системы ввода требуют большого количества времени при получении результата преобразования по всем каналам.

С целью повышения быстродействия многоканальная система ввода аналоговой информации содержит блок формирования приоритетного адреса, входы которого подключены к выходам соответствующих схем сравнения, а выходы первой группы выходов соединены с адресными выходами многоканальной системы ввода, элемент «ИЛИ», включенный меж5 ду выходами схем сравнения и третьим входом блока управления, и элементы «И» по числу триггеров, выходы которых соединены с единичными входами соответствующего триггера, одни входы соединены с четвертым вы10 ходом блока управления, а другие входы — с соответствующими выходами второй группы выходов блока формирования приоритетного адреса.

Блок-схема многоканальной системы ввода

15 аналоговой информации приведена на чертеже.

Система содержит входы аналоговых величин 11 — 1„, адресные выходы 2, информационные выходы 3, управляющий выход 4, управ20 ляющий вход 5, схемы сравнения 6 — 6„, элемент «ИЛИ» 7, блок управления 8, блок формирования приоритетного адреса 9, счетчик

10, цифро-аналоговый преобразователь (ЦАП)

11, элементы «И» 121 — 12„и триггеры

25 131 — 13 .

Многоканальная система ввода аналоговой информации работает следующим образом.

Аналоговые сигналы .подаются на входы аналоговых величин 11 — 1. На суммирующий

30 вход счетчика 10 блок управления 8 подает

450157

25 последовательность импульсов. Цифро-аналоговый преобразователь 11 преобразует цифровой код на выходе счетчика 10 в аналоговую величину, поступающую на входы схем сравнения 6,— 6, которые сравнивают эту аналоговую величину с аналоговыми величинами на входах аналоговых величин 1 — 1„. Если указанные величины на входах некоторой схемы сравнения, например 6;, совпадают, то на ее выходе устанавливается «единичное» состояние.

Если хотя бы одна из схем сравнения 6> — 6„ находится в «единичном» состоянии, то элемент «ИЛИ» 7 вырабатывает сигнал, поступающий в блок управления 8, управляющий выдачей кодов результата преобразования и адресов входов аналоговых величин 1i — 1.

Одновременно с этим блок формирования приоритетного адреса 9, входы которого соединены с выходами схем сравнения 61 — 6, формирует на своих выходах .позиционный и двоичный коды номера старшей по установленному приоритету схемы сравнения из всех тех, которые находятся в данный момент в

«единичном» состоянии.

С момента появления «единичного» сигнала на входе элемента «ИЛИ» 7 блок управления 8 запрещает выдачу импульсов на вход счетчика 10 и формирует запрос на управляющем выходе 4, по которому во внешнее устройство (на чертеже не показано), двоичный код адреса которого сформирован на соответствующих выходах блока формирования приоритетного адреса 9, осуществляется запись кода результата преобразования, поступающего с выходов счетчика 10. По окончании этой операции блок управления 8 формирует сигнал, который поступает на входы всех элементов «И» 12> — 12 . Вторые входы элементов «И»

12 — 12 соединены индивидуально с выходами блока формирования приоритетного адреса 9, на которых формируется позиционный код адреса входа аналоговых величин, для которого входная аналоговая величина равна аналоговой величине на выходе цифра-аналогового преобразователя 11. Поэтому при наличии сигнала на каком-либо из этих выходов блока формирования приоритетного адреса 9 происходит установка соответствующего триггера 13 в «единичное» состояние. В силу того, что сигнал с нулевого выхода каждого из этих триггеров 13 поступает на запрещающий вход соответствующей схемы сравнения 6, она принудительно устанавливается в нулевое состояние и удерживается в нем до окончания всего цикла преобразования.

Если при этом «единичный» сигнал на выходе элемента «ИЛИ» 7 сохраняется, что указывает на наличие «единичного» состояния еще одной или нескольких схем сравнения 6, то блок управления 8 вырабатывает очередной сигнал для выдачи информации во внешнее устройство. Такой процесс продолжается до тех пор, пока присутствует «единичный» сигнал на выходе элемента «ИЛИ» 7, Зо

4

Когда сигнал на выходе элемента «ИЛИ» 7 становится нулевым, т. е. принудительно с помощью соответствующего триггера 13 устанавливается в нулевое состояние последняя из схем сравнения 6, «сработавших» в данном такте преобразования, блок управления 8 разрешает дальнейшее поступление импульсов на вход счетчика 10.

«Единичное» состояние любого из триггеров

13 сохраняется до конца цикла преобразования, что обеспечивает запоминание в конце каждого такта преобразования результатов преобразования только по тем входам аналоговых величин 1, схемы сравнения 6 которых устанавливаются в «единичное» состояние в данном такте преобразования. В силу того, что двоичный код адреса очередного входа аналоговых величин 1, схема сравнения 6 которого сработала в данном также преобразования, формируется автоматически блоком формирования приоритетного адреса 9, не требуется дополнительной обработки полученных данных во внешнем устройстве.

По окончании цикла преобразования блок управления 8 вырабатывает сигнал гашения триггера 13, что может быть выполнено также и перед началом следующего цикла преобразования.

Предмет изобретения

Многоканальная система ввода аналоговой информации, содержащая схемы сравнения по числу преобразуемых аналоговых величин, первые входы которых подключены к соответствующим входам аналоговых величин многоканальной системы ввода, вторые входы— к выходу цифро-аналогового преобразователя, подключенного к выходам счетчика, и третьи входы — к нулевым выходам соответствующих триггеров, нулевые входы которых подключены к первому выходу блока управления, второй выход которого соединен с суммирующим входом счетчика, выходы которого соединены с информационными выходами многоканальной системы ввода, управляющие выход и вход которой подключены соответственно к третьему выходу и первому входу блока управления, ко второму входу которого подключен старший разряд счетчика, отличающаяся тем, что, с целью повышения быстродействия, она содержит блок формирования приоритетного адреса, входы которого подключены к выходам соответствующих схем сравнения, а выходы первой группы выходов соединены с адресными выходами многоканальной системы ввода, элемент «ИЛИ», включенный между выходами схем сравнения и третьим входом блока управления, и элементы «И» по числу триггеров, выходы которых соединены с единичными входами соответствующего триггера, одни входы соединены с четвертым выходом блока управления, а другие входы — с соответствующими выходами второй группы выходов блока формирования приоритетного адреса.

450157

Составитель Г. Сорокин

Техред Т. Миронова

Корректор Н. Аук

Редактор Л. Цветкова

Типография, пр. Сапунова, 2

Заказ 1103/12 Изд. № 1223 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5