Детектор амплитудно-фазовых соотношений
О Л И -И- "Е
ИЗОБРЕТЕНИЯ
1II1 454489
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 16.01.73 (21) 1872807/18-10 (51) М. Кл. С 01г !7,00 с присоединением заявки №
Гасударственный комитет
Совета Министров СССР ло делам изобретений и открытий (32) Приоритет
Опубликовано 25.12.74. Бюллетень ¹ 47
Дата опубликования описания 20.03.75 (53) УДК 621.3! 7.77 (088.8) (72) Авторы изобретения
А. Л. Крам, А. Ф. Прокунцев и Г. В. Фролов
Пензенский завод-ВТУЗ (71) Заявитель (54) ДЕТЕКТОР АМПЛИТУДНО-ФАЗОВЫХ СООТНОШЕНИЙ
Изобретение относится к области электроизмерительной техники и может быть использовано при создании мостов и компенсаторов переменного тока.
Известные детекторы амплитудно-фазовых соотношений, содержащие согласующие устройства, схему ИЛИ, усилители-ограничители и схему совпадения, обладают невысокой точностью уравновешиван IH.
Цсль изобретения — повысить точность уравновешивания.
Это достигается тем, что устройство снабжено интегратором, ключом, схемой слож«ния и двумя фазовременными преобразователями, входы которых подключены к выхода, согласующих устройств, их выходы соединены с входами схем ИЛИ и сложения, выход последней через ключ подсоединен к одному из входов интегратора, другой вход которого связан с выходом схемы ИЛИ, а выход интегратора подключен к входу усилителя-ограничителя.
На чертеже представлена блок-схема устройства.
Оно содержит согласующие устройства и 2, фазовременные преобразователи 3 и 4, схему ИЛИ 5, схему сложения б, и. тегратор
7, ключ 8, усилители-ограничители 9 и 10 и схему совпадения 11.
Устройство работает следующим образом.
Исследуемые напряжения UI и U подаются через согласующие устройства 1 и 2 на входы фазовременных преобразователей 3 и
4, которые служат для получения импульсов, 5 длительность которых пропорциональна фазовым углам <р1 и q. соответственно, образуемым исследуемыми напряжениями с опорным напряжением U, также подаваемым на фазовременныс преобразователи 3 н 4.
1О Полученные импульсы подаются параллельно Hd входы схемы сложения 6 и схемы
ИЛИ 5. Импульсы со схемы ИЛИ 5 поступают далее на интегратор 7, а со схемы сложения — на ключ b, который управляет рабо15 той интегратора 7. Кл1оч 8 имеет три положения, задающие три режима работы интегратора: заряд интегрирующей емкости, запоминание заряда и разряд емкости.
Во время действия импульса с фазовремен20 ного преобразователя 3, равного ссь ключ 8 управляет зарядом интегратора 7. Затем с выхода схемы сложения 6 на ключ 8 поступает импульс, отключающий вход интегратора 7. Это режнм фиксации (храненпя) заря25 да, полученного емкостью в первом режиме и пропорционального фазовому углу I!.I. По окончании действия импульса со схемы сложения 6 интегратор переводится в режим разряда и при условии равенства т,р и тразр дли30 тельность разряда точно соответствует <рь
454489
Предмет изобретения
Составитель А. Изюмов
Редактор О. Стенина
Техред Т. Миронова
Корректор А. Дзесова
Заказ 616/4 Изд. Хе 354 Тираж 678 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Ж-35, Раушская наб., д. 4!5
Типография, пр. Сапунова, 2
Сигнал с выхода интегратора 7 поступает на усилитель-ограничитель 10. На вход усилителя-ограничителя 9 поступает напряжение с измерительной диагонали моста. Импульсы с выходов усилителей-ограничителей 9 и 10 подаются на схему совпадения 11, которая в случае их совпадения вырабатывает сигнал, несущий информацию о том, в какую сторону нарушено равенство, т. е. об отклонениях от состояния квазиравновесия мостовой схемы.
Совпадение импульсов на выходах усилителей-ограничителей происходит только в случае, когда
)О, sin y< sfn q, а случай несовпадения этих импульсов соответствует неравенству (О.
sfn y sfn у, Таким образом, детектор позволяет вырабатывать регулирующее воздействие, используя одновременно информацию и о фазе, и об амплитуде сравниваемых напряжений, что позволяет повысить чувствительность мостовых измерительных схем.
Детектор амплитудно-фазовых соотношений, содержащий в каждом из двух каналов согласующие устройства, к выходам которых подключены входы одного из усилителей-огра10 пичителей, выход которого вместе с выходом другого усилителя-ограничителя соединен с входами схемы совпадения, и схему ИЛИ, отличающийся тем, что, с целью повышения точности уравновешивания, он снаб15 жен интегратором, ключом, схемой сложения и двумя фазовременными преобразователями, входы которых подключены к выходам согласующих устройств, их выходы соединены с входами схем ИЛИ и сложения, выход пос20 ледней через ключ подсоединен к одному из входов интегратора, другой вход которого связан с выходом схемы ИЛИ, а выход интегратора подключен к входу усилителя-ограничителя.
