Приоритетное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1и1 46 1417

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву 332461 (22) Заявлено 25.06.73 (21) 1935586J18-24 с присоединением заявки № (23) Приоритет

Опубликовано 25 02.75. Бюллетень № 7

Дата опубликования описания 14.04.75 (51) M. Кл. G 061 9/)8

Государственный комитет

Совета Миннстров СССР по делам изобретений и открытий (53) УДК 681.325(088.8) (72) Авторы изобретения (71) Заявитель

А. И. Бодров и К. П. Тиханович

Особое конструкторское бюро вычислительной техники

Рязанского радиотехнического института (54) ПРИОРИТЕТНОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления цифровых вычислительных машин и устройствах дискретной автоматики.

Известно приоритетное устройство по авт. св. № 332461, которое содержит входные схемы И, приоритетные схемы И, схемы ИЛИ, инверторы, причем первые входы входных схем И соединены с первым управляющим входом устройства, вторые входы входных схем И соединены с соответствующими информационными входами устройства, а выходы входных схем И соединены с входами соответствующих схем ИЛИ, выходы которых через инверторы соединены с выходами устройства с входами схем ИЛИ меньшего приоритета и с первыми входами приоритетных схем

И большего приоритета, вторые входы которых соединены с вторым управляющим входом устройства, а выходы — с входами соответствующих схем ИЛИ.

Однако в процессе работы устройства в случае запоминания «нулевого набора» входных сигналов возникает ложная выходная информация.

Цель изобретения — повышение надежности р а боты устр о йств а.

Для этого устройство дополнительно содержит схему И, один вход которой соединен с вторым управляющим входом устройства, другие входы соединены с выходами схем

ИЛИ, а выход схемы И соединен с входами схем ИЛИ, На чертеже приведена схема устройства.

5 Приоритетное устройство содержит инверторы

1 — 3, схемы ИЛИ 4 — 5, приоритетные схемы И

7 — 9, схему И 10, входные схемы И 11 — 13, первый управляющий вход 14, второй управляющий вход 15.

Устройство работает следующим образом, Во время действия сигнала на первом управляющем входе 14 через схемы ИЛИ 4 — 6 на входы инверторов 1 — 3 поступают инверсные

15 значения Х, Хз, Хз входных сигналов. На выходе одного инвертора, соответствующего самой левой, а значит и самой приоритетной «1» в прямых значениях Х1 — Хз входных сигналов, устанавливается сигнал «единичного» уровня, 20 который является выделенным приоритетным сигналом, Этот сигнал поступает на входы всех справа стоящих инверторов через элементы ИЛИ и поддерживает на их выходах сигналы «нулевого» уровня. Кроме того, во

25 время действия сигнала на первом управляющем входе 14, на выходах инверторов, стоящих слева от содержащего выделенный сигнал, поддерживаются сигналы «нулевого» уровня «единичными» уровнями инверсных

30 значений поступающих на их входы входных

461417

Предмет изобретения

14

Составитель T. Андрешев

Техред E. Борисова

Корректоры: В. Дод и Е. Давыдкина

Редактор E. Гончар

Заказ 844/9 Изд. № 419 Тираж 679 Г!одписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-зо, Раушская наб., д, 4/5

Типография, пр. Сапунова, 2

3 сигналов. Это обеспечивает выделение наиболее приоритетного сигнала.

Во время действия сигнала на первом управляющем входе 14 связи инверторов с инверторами, слева стоящими от них, и «обратные.> связи элементов ИЛИ через элемент И

10 заблокированы отсутствием сигнала на втором управляющем входе 15 в схемах И

7 — 10.

С появлением сигнала на втором управляющем входе 15 эти схемы И включаются, и сигнал с выхода любого инвертора, а также с выходов элементов ИЛИ, через элементы ИЛИ поступает на входы всех остальных.

Это обеспечивает запоминание установившегося на выходе одного из инверторов выделенного сигнала или, через схему И 10 фиксируются «нулевые» уровни на выходе всех инверторов, в случае отсутствия выделенных выходных сигналов, Действительно, сигнал «единичного» уровня с выхода одного из инверторов или, в случае фиксации отсутствия входных сигналов, с выхода элемента 10 поступает на входы инверторов (всех остальных в первом случае и на все во втором), обеспечивая на их выходах

«нулевые» уровни сигналов. Эти сигналы (в случае фиксации приоритетной заявки) через элемент ИЛИ, соединенный с инвертором, 5 имеющим на выходе «единичный» уровень сигнала, поддерживают этот уровень с исчезновением входных сигналов. В случае отсутствия входных сигналов «единичные» уровни с выходов элементов ИЛИ поддерживают

19 свой выходной сигнал при помощи связи через элемент И 10.

Таким образом, на выходах инверторов сохраняется один выделенный сигнал, старший по приоритету, либо отсутствие сигналов.

Приоритетное устройство по авт. сь.

М 332461, отличающееся тем, что, с

2р целью повышения надежности работы устройства, оно дополнительно содержит схему И, один вход которой соединен со вторым управляющим входом устройства, другие входы соединены с выходами схем ИЛИ, выход схг мы И соединен с входами схем ИЛИ.