Устройство узловой синхронизации сверточного декодера

Авторы патента:

H04L7 - Устройства для синхронизации приемника с передатчиком

H03M13/23 - Аналого-цифровое преобразование; цифро-аналоговое преобразование (преобразование аналоговых величин в дифференциально-модулированную форму или обратное преобразование H03M 3/00)

H03K17 - Электронная коммутация или стробирование, т.е. без размыкания или замыкания контактов (выбор печатающего элемента или вспомогательного электрода при электрическом пеатании B41J 2/405; устройства для хранения и выборки информации G11C 27/02; переключающие или прерывающие устройства в волноводах H01P; стробированные усилители H03F 3/72; коммутирующие устройства для коммутаторных систем, содержащие статические приборы H04Q 3/52)

Союз Советских

Социалистических

Республик (ii) 46748

ИЗОБРЕТЕНИЯ

К АВТО:. ГКС; 4У СВИДЕТЕЛЬСТВУ (61) Дополнительное к.авт. свид-ву .вЂ” (51) М. Кл, Н 041 1/10

Н 03k 17/00

I (22) Заявлено 18;05.73 . (21) 1922487/26-9

1 с присоединением заявки А (23) Приоритет

I, Опублпко ;;.;:!о 15.0-1.75. Ью,, "тень . 14

Дата опубликования описания 25.07.75 осуларстеенный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.394.662.2 (088.8) (72) Автор изобретения

Я. Д. Хацкелевич (71) Заявитель (54) УСТРОЙСТВО УЗЛОВОЙ СИНХРОНИЗАЦИИ

СВЕРТОЧНОГО ДЕКОДЕРА

Изобретение относится к системам передачи информации по каналам связи.

Известно устройство узловой синхронизации сверточного декодера, содержащее узел выделения и распределения последовательности принимаемых канальных символов, выходы которых подключены ко входу декодера, кодовый генератор, подключенный через сумматор по модулю два, выход которого соединен с решающим устройством и решающий узел ко входу узла выделения и распределения последовательности принимаемых канальных символов.

Однако известное устройство имеет относительно низкую помехоустойчивость.

С целью повышения помехоустойчивости в предлагаемом устройстве один из выходов узла выделения и распределения последовательности принимаемых канальных символов через введенную линию задержки подключен к соответствующему входу сумматора по модулю два, а выход декодера подключен ко входу кодового генератора.

На чертеже показана блок-схема предлагаемого устройства узловой синхронизации.

Устройство содержит узел 1 выделения и распределения последовательности принимаемых канальных си волов, линию задержки 2, кодовый генератор 3, решающий узел ч, декодер 5 и сумматор 6 по модулю два.

Устройство работает следующим образом.

11оступающий с выхода канала связи сигнал в узле выделения и распределения последовательности принимаемых символов преобразуется в две последовательности символов я (Й) и я2ф).

В начальный момент указанные последовательности могут формироваться из принимаемых сигналов, соответствующих выходным по1о следовательностям с кодовых генераторов д,(D) и 0>(D) в кодере, но может быть с вероятностью 1/2 и обратная зависимость. Одна из указанных последовательностей через линию задержки 2 (например, цифровую) посту15 пает на вход сумматора б по модулю два, на второй вход которого поступает последовательность с выхода кодового генератора 3 (минимального веса), à íà его вход поступает декодируемая информация с выхода декоде20 ра 5. Если разделение последовательностей на выходе узла 1 сделано правильно, то на выходе декодера информация соответствует (з вероятностном смысле) информации на входе кодера, а выход с кодового генератора 3 так25 же соответствует выходу с кодового генератора gI(D) кодера. Линия задержки 2 должна иметь задержку, равную суммарной задержке сигнала при обработке в декодере 5 и генераторе 3. В этом случае при отсутствии шу30 мов в канале связи с выхода сумматора по

467484

Составитель Е. Ковалева

Текред T. Миронова

Редактор T. Янова

Корректор Н. Аук

Заказ 1703!9 Изд. Р а 1369 Тираж 740 Подписно;

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 модулю два поступают на решающий узел 4 одни нули. Если разделение последовательности на выходе узла 1 сделано неправильно, то с выхода сумматора 6 поступает с вероятностью 1/2 единицы.

Решающий узел 4 имеет накопитель и порог, по которому принимает решение о правильности или неправильности разделения последовательностей на выходе узла 1 и соответственно в последнем случае коммутирует их, т. е. устанавливает узловую синхронизацию.

3а счет того, что дисперсия каждого из выходных символов с сумматора по модулю два определяется дисперсией одного канальногQ символа, задержанного в линии задержки 2, и суммой дисперсий выходных символов с декодера 5, где число членов последней суммы определяется весом кодового генератора 3, и так как дисперсия выходных символов с декодера существенно меньше дисперсий входных символов, то в результате дисперсия символов на входе решающего узла меньше, в результате чего осуществляется повышение помехоустойчивости узловой синхронизации.

Предмет изобретения

Устройство узловой синхронизации сверточного декодера, содержащее узел выделения и распределения последовательности принимаемых канальных символов, выходы которого

10 подключены ко входу декодера, кодовый генератор, подключенный через сумматор по модулю два и решающий узел ко входу узла выделения и распределения последовательности принимаемых канальных символов, о тл и15 ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, один из выходов узла выделения и распределения последовательности принимаемых канальных символов через введенную линию задержки подключен к соответ20 ствующему входу сумматора по модулю два, а выход декодера подключен ко входу кодового генератора.