Контрольное устройство приема информации

 

О П И С А Н И Е ) 469!30

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Зависимое от авт. свидетельства —(22) Заявлено 28.03.72 (21) !764032/!8-24 (51) Ч.Кл. G 08с 25 00 с присоединением заявки X2 —— (осударственный кемитет

Совета Министрав СССР пе делам иэвбретений и аткрытий (32) Приоритет ——

Опубликовано 30.04.75. Б|оллстень М 16 (53) У 1К 68!.325 (088.8) (а та ()Ii i <), i ii i iiii i ii iiii 011 11(а н ия 14. I 1 . /,> (72) авторы изобретения

Ю. И. Князев и Н. С. Первунин (71) Заявитель (54) КОНТРОЛЬНОЕ УСТРОЙСТВО ПРИ ЕМА ИНФОРМАЦИИ

Устройство относится к области приема дискретной информации и может быть использовано в оконечных устройствах, обеспечивающих повышение достоверности принимаемой информации.

Известны устройства, обеспечивающие посимвольное сложение принимаемой информации, и содержащие Л декодирующих блоков но числу каналов и К идентичных цепей продвижения по числу знаков используемого алфавита, каждая из которых содержит (Ж вЂ” 1) элементов задержки, одну входную ячейку, (Л вЂ” 2) ячейки памяти, входную и выходную ячейки памяти с запретом, схемы «ИЛИ» и один исполнительный элемент знака. К выходов декодирующих устройств первого непосредственного и (A — 1)-го последующих каналов через элементы задержки соединены с первыми входами считывания входных ячеек, входных ячеек памяти с запретом первого ка- 20 нала, ячеек памяти последующих каналов от второго до (Л вЂ” 1)-го соответствующих К цепей продвижения, выходы входных ячеек соединены с входами записи входных ячеек памяти с запретом первого канала, первые вы- 2> оды которых подключены к входам записи ячеек памяти второго канала, а выходы (У вЂ” 2) предыдущих ячеек памяти цепей продвижения соединены с входами записи последующих, первый и второй выходы ячеек памя- 30 ти (Л вЂ” 1) -го канала цепей продвижения соединены с исполнительными элементами знаков, к которым подключены вторые выходы ячеек памяти цепей продвижения с второго до (Л вЂ” 2) -го каналов и выходы выходных ячеек памяти с запретом первого канала. К входам записи выходных ячеек памяти с запретом подключены вторые выходы входных ячеек памяти с запретом первого канала цепей продвижения, а входы запрета выходных ячеек первого канала соединены через элементы «ИЛИ» с вторыми выходами входных ячеек памяти с запретом первого канала оставшихся (К вЂ” -1) цепей продвижения, выходы исполнительных элементов знака подключены к выходному блоку.

Однако для таких устройств характерны низкая достоверность принимаемой информации и невысокое быстродействие.

Цель изобретения — увеличение быстродействия устройства и повышение достоверности приема информации.

В предлагаемом устройстве это достигается благодаря применению позначного сложения информации цо критерию большинства на выходах декодирующих устройств складываемых каналов за один период значной частоты, в связи с чем можно обойтись без иснол1зования предварительных накопителей в каждом из Л складываемых каналов, а формиро469130 вание знака «креста» суммарного канала обеспечивается ячейкой памяти. Предлагаемое устройство обеспечивает сложение Г каналов при использовании люоого алфавита, содержащего К знаков.

В устройство введены опорный генератор, распределитель импульсов считывания, ячейка памяти, исполнительный элемент знака обнаруженной ошибки и дополнительный элемент «ИЛИ», причем выход опорного генератора соединен с входом тактовых цмпульсов распределителя импульсов считывания, второй вход которого соединен с входамп записи входных ячеек всех цепей пподвпжеI ния и ячепкп памяти обнаруженной ошибки и через дополнительный э,,емент «ИЛИ» соединен с дополнительными выходами декодирующих блоков Л каналов. Вторые выходы исполнительных элементов К цепей продвижеи lя подкл1очены к входу сброса распределителя и к уHpàÿëÿloùoì входам входных ячеек памяти с запретом цепей цродвп>кенп>1, Х выходов распределителя соединены с вторыми входами считывания ячеек памяти (Л вЂ” 1) -го каналов цепей продвижения, с входом считывания каждой из К выходных ячеек г.амяти с запретом, а (Л +1)-й выход — с входом считывания ячейки памяти обнаруженно(l ошибки, выход которой через испо,пп1тельн :..", элемент подключен к выходному блоку.

На чертеже показана функцпональ1.". .I схема предлагаемого устройства. где: 1 — 4 — — декодирующие блоки 1, 2, 3,..., У каналов;

5 — 8 — выходные ячейки устройства 1, 2, 3,..., К знаков; 9 — 12 — входные ячейки памяти с запретом 1-ro канала для 1, 2, 3,..., К "íàêîâ;

13 — 16 — схемы «ИЛИ» 1-го канала 1, 2, 3..., К знаков; 17 — 20 — выходные ячейки с запретом

1-го канала для 1, 2, 3, К знаков; 21 — 24— ячейки памяти 2-ro канала для 1, 2, 3,... К знаков; 25 — 28 — ячейки памяти (Л вЂ” 1)-ro канала для 1, 2, 3,...,; 29 — 32 — исполнительные элементы 1, 2, 3,..., К знаков; 33—

36 — элементы задержки на один такт высокой частоты опорного генератора для 1, 2, 3,...

К знаков 2-ro канала (под высокой частотой следует понимать f= (2N+1)f3 где / п — частота следования знаков в схемах оконечных приемников); 37 — 40 — элементы задержки на два такта высокой частоты опорного генератора для 1, 2, 3, ..., К знаков 3-го канала;

41 — 44 — элементы задержки íà N тактов высокой частоты опорного генератора для 1, 2, 3, ..., К знаков Л -го канала; 45 — ячейка памяти обнаруженной ошибки: 46 — исполнительный элемент знака обнаруженной ошибки; 47 — распределитель импульсов считывания; 48 — опорный генератор; 49 — схема

«ИЛИ»; 50 — выходной блок.

Устройство работает следующим образом.

На входы блоков 1 — 4 поступают последовательности импульсов, синхронизированных с местным ОГ генератором 48 и сфазированных по циклу во входных устройствах оконечг

l0

2g

Зо ъ

05 ного приемника, соответствующие кодовой комбинации К-го знака. 3а один такт до появления импульсов знаков па выходах декодирующих олоков с дополшпельных выходов декодпрующ:1х блоков снимаются импульсы, которые поступают через схему «ИЛИ» 49 на запись «1» в распределитель 47, входные ячейки 5 — 8 и ячейку 45. Продвижение этой

«1» на распределитель 47 осуществляется с частотой j. В течение первых Л тактов «1» продвигается по распределителю 47 oe;I выдачи в какие-либо цепи устройства, а сигнал

К-го знака записывается в (Х вЂ” 1) ячейку К-й цепи продвижения.

Дальнейший режим распределителя 47 осуществляют следующим образом: «1» под (Л"+1) такт выдается как импульс считывания на (N — 1) ячейки 25 — 28 и переписывается в следующую ячейку распределителя. Если нет сигнала сброса, то под (Т+2) такт импульс считывания подается на (А — 4) ячейки

К цепей продви>кения, под (Л +3) такт — па (V — 3) ячейки и т. д. Под (2Л вЂ” I) такт при отсутствии сброса выдается импульс считывания на ячейки 9 — 12, и «1» переписывается в следующую ячейку. Под 2Л такт выдается импульс считывания па ячейки 17 — 20, и «1» переписывается в последшою (2Л +1) ячейку распределителя, так как всего может быть (2У+1) рабочих ячеек и 1 ячейка начальной

aaHIIC!

При отсутствии сброса «1» из (2Л +1) ячейки сч*,1 1 ываются, в результате чего импульс считывания выдается на ячейку 45. На исполнительный элемент 46 поступает импульс обнаруженной ошибки с ячейки 45, а распределитель 47 приходит в исходное состояние. Таков полный цикл работы распределителя 47.

Hp,I использовании для передачи кодов с обнаружением ошибок в каждый момент времени в каждом канале может быть три качества:

А — правильно принятая кодовая комбинация;

Х вЂ” Обнару>1оенная Ошнока принятой кодовой комбинац1 11 «крест» Е;

Т вЂ” необнаруженная ошибка кодовой комбинации-трансформации.

Рассмотрим работу устройства, исходя из таблицы логики. а. С л у ч а и A А А А. Под первый такт цикла работы па К-х выходах декодиру1ощих блоков всех каналов появляются импульсы, означающие прием, например 1-ro знака. Импульс с выхода декодирующего блока первого канала (1) осуществляет считывание «1» с ячейки 5 и запись ее в ячейку 9. Импульс с первого выхода декодирующих блоков второго канала через элемент задержки 38, задерживаясь на один такт, поступает также в цепь продвижения, осуществляя считывание

«1» с ячейки 9 и запись ее в ячейку 21 ц т. д.

Импульс с 1-ro выхода декодирующего блока N-го канала поступает на элемент задержки 41 и через (Л вЂ” 1) такт оп осптельно пм469130

05 пульса 1-го капала поступает в цепь продвижения, осуществляя считывание «1» с ячейки 25. Импульс с выхода ячейки 25 подается па исполнительный элемент 29, с дополнительного выхода которого сразу же выдается импульс сброса, который осуществляет приведение в исходное положение распределителя 47 и подтверждает исходное состояние ячеек 9 — 12. Под очередной такт ): импульс с исполнительного элемента подается на выходной блок 50. о. Сл у ч а и АААХ. т. е. когда по одному пз каналов (например, по Л -му принят

«крест», а по остальным — правильные кодовые комбинации 1-го знака. Работа устройства в этом случае аналогична изложенному выше до момента появления импульса с 1-го выхода блока 4 Л -го канала. Так как по Л капа Iv принят сигнал «крест», то в следующий

I;Iêò элемент задержки 41 пе выдает импульса в цепь продвижения 1-го знака и «1» останется записаншой в ячейку 25. Под пятый такт распределитель 47 выдает импульс считывания, который осуществляет считывание «1» с

«чейкп 25, пмпу,льс с выхода которой подается на исполнительный элемент 29. Далее работа устройства аналогична описанному выше. в. С л у ч а и АААТ, т. е. прием по одному пз каналов (папример, по N) трансформации (например 1-го знака во 2-й). Работа устройства аналогична предыдущему случаю с той только разницей, что в этом случае появляетс» импульс па втором выходе блока 4 и через элемент 42 поступает в цепь продвижения

2-го знака, в результате чего «1» с ячейки 6 переписывается в ячейку10. Под (V+1) такт появляется импульс считывания с распределителя 47, который считывает «1» с ячейки

25, вследствие чего появляется импульс сброса, который переводит ячейку 10 в исходное

СОСТОЯ IIIII . г. С л у ч а и А АХХ, т. е. прием IIQ двум из каналов (например, третьему и четвертому)

«крестов». Работа устройства в этом случае аналогична предыдущему случаю. д. Сл уч ай ААХТ, т. е. прием IIo одному .из каналов (например, третьему) «креста» и

IIo другому (например Л ) -трансформации.

Работа устройства в этом случае аналогичны случая м б H B. е. Случай ААТ Т4, т. е. прием по двум каналам правильно принятых кодовых комби:наций, по двум каналам — трансформации (например, по третьему каналу — -во 2-и знак,,а по Л -му в 3-й знак). В этом случае «1» записывается в ячейки 21, 10, 11. С приходом (N+2) считывающего импульса с распределителя 47 происходит считывание «1» с ячейки 21, импульс с которой поступает на элемент 29, откуда выдается импу льс сброса на распределитель 47 и ячейки 9 — !2. Под очередной такт значпой частоты импульс с элемента 29 выдается па блок 50. .ж. Случай А Х Х Х, т. е. IIo первому ка5

20 "5 зо

40 .45

50 налу принята правильная кодовая комбш(ация, а по остальным каналам — «кресты». В этом случае «1» записывается только в ячейку 9, так как по остальным каналам приняты

«кресты». Под (2Л вЂ” 1) такт распределитель

47 выдает импульс считывания «а ячейки 9—

12 и «1» на ячейки 9 переписывается в ячейку

17. Одновременно по этой же цепи подаются импульсы па схемы «ИЛИ» 14, 15. 16 и в ячейки 18, 19, 20 записываются «1» запрета.

Под 2Л такт импульс считывания подается на ячейки 17 — 20 и так как в ячейки 18, 19 и

20 подан сигнал запрета, то только на выходе ячейки 17 появляется импульс, который подается IIa элемент 29. з. С луч а и АХХТ, т. е.. например. по первому каналу принята правильная кодовая комбинация — 1-й знак, по Л вЂ” трансформация (допустим первого знака во второй). а по (1Ч вЂ” 2) каналам приняты «кресты». В этом случае «1» оказывается записанной в ячейке

9, 10. Под (2Л вЂ” 1) такт импульс считывания подается с распределителя 47 на ячейки 9—

12, в результате чего «1» записывается соответственно в ячейки 17 и 18 и одновременно записываются сигналы запрета через схемы

«ИЛИ» 13 и 14 в ячейки 17 — 20. С 2A тактом распределителя 47 выдает импульс считывания на эти ячейки, на выходах которых импульсов не появляется за счет запрета. Под (2Л +1) такт распределителя 47 выдает последний импульс считывания на ячейку 45 и возвращается в исходное состояние. Импульс с выхода ячейки 45 подается на элемент 46 и на блок 50. и. С л у ч а и А Х Т И4. Работа устройства сложения в этом случае аналогична предыдущему, с той лишь разницей, что «1» записывается в трех каких-либо ячейках из числа ячеек 9 — 12. к. С л у ч а и А Т Т Т4. В этом случае работа устройства также аналогична случаю з, но

«1» занпсывается во всех четырех ячейках

9 — 12. л. Случай ХХХХ. В этом случае «1» не записывается нп в одну из ячеек и под (2V+1) такт распределитель 47 выдает импульс считывания на ячейку 45, сигнал с выхода которой подается на элемент 46, а затем на блок 50. м. Случай XXXT. Этот случай аналогичен случаю ж с той разницей, что в итоге зафиксируется необнаружпваемая ошибка (трансформация). в, Слу;а I ХХТ.-Т, аналогичен случаю з о. С л у ч а и Х Т Tq Т.< аналогичен случаю и. т. е. прием по трем каналам разных знаков. и. С л у ч а и TI Т Тз Т аналоги ен случаю к, т. е. по всем четырем каналам приняты разные знаки.

11:,.: дмет пзооретепия

Контрольное устройство приема информации, содержащее Л дскодпрующих блоков по

469130

Составитель И. Хазова Гскрсд О. Гуменюк

1зсдактор Т. Рыбалова

Корректор А. Степанова

1!зд, . м 4 б 1 ираж 679

Ц11111!ПИ Государственного когиптета Совета Мииисгров СССР по дедам изобретений и открытий

Чосква, )K-35, Раушская паб., д. 4/5

Заказ 4258

Подписио ° числу каналов и К идентичных цепей продвижения по числу знаков используемого алфавита, каждая из которых содержит (М вЂ” 1) элементов задержки, одну входную ячейку (Х вЂ” 2) ячеек памяти, входную и выходную ячейки памяти с запретом, схемы «ИЛИ» и один исполнительный элемент знака, причем

К выходов декодирующих блоков первого непосредственно и (Л вЂ” 1) -ro последующих каналов через элементы задержки соединены с первыми входами считывания входных ячеек, входных ячеек памяти с запретом первого канала, ячеек памяти последующих каналов от второго до (V — 1) -го соответствующих К цепей продвижения, выходы входных ячеек со- 15 единены с входами записи входных ячеек памяти с запретом первого канала, первые выходы которых подключены к входам записи ячеек памяти второго канала, а выходы (Х вЂ” 2) предыдущих ячеек памяти цепей про- 29 движения соединены с входами записи последующих, первый и второй выходы ячеек памяти (Л вЂ” 1) -го канала цепей продвижения соединены с исполнительными элементами знаков, к которым подключены вторые выходы ячеек 25 памяти цепей продвижения с второго до (Х вЂ” 2)-го каналов и выходы выходных ячеек памяти с запретом первого канала, к входам записи выходных ячеек памяти с запретом подключены вторые выходы входных ячеек памяти с запретом первого канала цепей продвижения, а входы запрета выходных ячеек первого канала соединены через элементы «ИЛИ» с вторыми выходами входных ячеек памяти с запретом первого канала оставшихся (К вЂ” 1) цепей продвижения, выходы исполнительных элементов знака подключены к выходному блоку, отличаюшееся тем, что, с целью повышения достоверности прием а информации, увеличения быстродействия, устройство содержит опорный генератор, распределитель импульсов считывания, ячейку памяти, исполнительный элемент знака обнаруженной ошибки и дополнительный элемент «ИЛИ», причем выход опорного генератора соединен с входом тактовых импульсов распределителя импульсов считывания, второй вход которого соединен с входами записи входных ячеек всех цепей продвижения и ячейки памяти обнаруженной ошибки и через допол!штельный элемент «ИЛИ» соединен с дополнительными выходами декодирующих блоков V каналов, вторые выходы исполнительных элементов К цепей продвижения подсоединены к входу сброса распределителя импульсов считывания и управляющим входам входных ячеек памяти с запретом цепей продвижения, У выходов распределителя соединены с вторыми входами считывания ячеек памяти (М вЂ” 1) -го каналов цепей продвижения, с входом считывания каждой из К выходных ячеек памяти с запретом, а (Л +1)-й выход — с входом считывания ячейки памяти обнаруженной ошибки, выход которой через исполнительньш элемент подключен к выходному блоку.