Устройство для вычисления первой разности
оп и тч и е
ИЗОБРЕТЕНИЯ и и 4756 I 8
Сова Советских
Социалистических
Республик
Х АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 23.08.72 (21) 1821490 18-24 с присоеди заявки No (32) Приоритет
Опубликовано 30.06.75. Еноллетень М 24
Дата опубликования описания 15.10.75 (51) Ч. Кл. G 06f 7, 38
Государственный комитет
Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325 5 (088.8) (72) Авторы изобретения
В. С, Тверезовский, В. С. Антонов и А. П. Лебеденко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПЕРВОЙ РАЗНОСТИ
Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления приращений измеряемых процессов.
Известно устройство для вы шсления первой разности, содержащее два счетчика, узел преобразования, генератор тактов, схемы «И», «ИЛИ», элементы задержки, триггеры, схемы равнозначности, причем вход «Сигнал» устройства соединен с первым входом узла преобразования, первый выход которого соединен с первым входом установки в «0» первого счетчика; выходы «1» разрядов первого с етчика соединены с первыми входами первой, второй и третьей схем «И», выходы которых соединены с входами установки «1» одноимснных разрядов второго счетчика; вход «Пуск» устройства соединен с входом генератора тактов, первый и второй выходы которого соединены соответственно с первыми входами четвертой и пятой схем «И», а также с первым и вторым входами первой схемы «ИЛИ», выход которой через первый элемент задержки соединен с вторым входом установки в «О» первого счетчика вторым входом узла преобразования.
С целью упрощения устройства в предлагаемом устройстве выход «О» старшего разряда первого счетчика соединен с вторыми входами четвертой и пятой схем «И», выходы которых присоединены к соответствующим счетным входам первого и второго триггеров; выход «1» первого триггера соединен с первым входом шестой схемы «И»; выход «О» второго триггера соединен с первым входом седьмой схемы
«I I»; первый вход первой схемы «ИЛИ» соединен с входом установки «1» первого триггера и вторым входом шестой схемы «И»; второй вход первой схемы «ИЛИ» соединен с входом установки «О» второго триггера и вторым входом седьмой схемы «И», выходы шестой и
10 седьмой схем «И» соединены соответственно с первым и вторым входами второй схемы
«ИЛИ», выход которой соединен с первыми входами первой и второй схем равнозначности; вторые входы схем равнозначности соединены с вторым выходом узла преобразования, а третьи входы — с выходамп «О» и «1» третьсго триггера; счетный вход третьего триггера соединен с выходом старшего разряда второго с.ет шка, а вход установки «1» — с вторыми
20 входами первой, второй и третьей схем «И» и выходом первой схемы «ИЛИ»; первые входы счет шков соединены с третьим выходом узла преооразования; второй вход второго счетчика соединен с выходом первой схемы равнознач25 ности; выходы «О» разрядов второго счетчика соединены соответственно с первыми входами восьмой, девятой и десятой схем «И», вторые входы которых соединены с выходом второй схемы равнозначности, а выходы соединены с
30 соответствующими шинами выхода «Отрица475618
Тс.1hIIB5I разность» устройства; выходы «1» разрядов вгорого с . T .и"а соединены соответстr3C1IIIO C I1C PI) I>I KIITC (I)liar! разность» устройства.
На 1ертсжс представлена схема предлагаемого устройства.
Схема содержит с 1етчики 1 и 2, vol!i>icc«ffc схемы «И» 3 --13, логические схемы «ИЛИ»
14 и 15, cxc,»hi рлвнозна(ности 16 и 17, элементы задержки 18 и 19, триггеры 20 — 22, логи (сскис cxci«! «И>. 23 н 24, узел преобразования
25, генератор тактов 26.
Устройство работает следующим образом.
С приходом импульса «Пуск» с входа 27;3< пускается генератор тактов 26. 20
Па его выходах возникают импульсы прямоугольной формы. Згн импульсы с одного выходri поступают на схему «И» 12, схему
«ИЛП» 14, схему «И» 23, л также на раздСЛЬНЫй ВХОД тр)цгГЕра 21, уСтаНЛВЛИВая Е.-О в нсходнос состояние. С другого выхода Ii!Iвсрсный сигнал поступает на схему «И» 13> схему «ИЛИ» 14, с ему «И» 24 н раздельный вход триггера 22. На входе схемы «ИЛИ» 14 дсйству1от импульсы малой длительности, 30 сформированные с переднего фронта входных сигналов. Зги Ilìïóëüñû устанавливают триггер 20 в sicxo>II!oc состояние, поступают на схсмы «И» 3 — 5, после задержки элементов 19 устанавливают счетчик 1 в исходное состоя- з5 ние, а также запускают узел преобразования
25. Узел 25 преобразует сигнал U(t) на входе
28 в число-импульсный код, который поступает на счстныс входы с1етчиков 1 и 2. С(стчикн производят счет импульсов, н так как и: eм- 40 кость выбра13л, исходя из максимально возможного значения первой разности, то оцн
r3 о в р с м я 1 a o! o п р е о б 1) а з О в а н н я м н О г О 1:. р а тно переполняются. Г1осле «а>кдого переполнения счетчика 1 мс1)яет свое состояние один из 45 триггеров 21 илн 22, ITQ определяется выходными снгналамн генератора тактов, которые подаются на схемы «И» 12 и 13. Пусть в первом слу«ae меняет свое состояние триггер 21.
После к(3>кдого переполнения счет Iffha 2 ме- 50 няет свое состояние триггер 20. После окон l С, (t,) -= Ж(t,) — К, 2", (1) Гдс Кв-число,перенолненшi с(стчнк;! 1: и — число разрядов счет чика 1. В определенном состоянии н )ходится i;lк>кг 60 и триггер 21. Г1осле начального преобразования сигнал 3 в цифровую форму через время, опредсляемое 1астотой генератора 26, происходит вто )0(. преобразование, 65 Перед этим импульсом, поступающим с генер»тора тактов, триггер 22 устанавливается в нсх ) и(ое состояние; !3 исходное состояние ,стлнавлнвается также трипер 20 импульсом, I оступлющнм с выхода схемы «ИЛИ» 14, л:!IIB Icl ие числа, находящегося в счетчике 1, ilcpclIIIcbfi3aeTcsI в обратном коде в счетчик 2; эп)м же импульсом, задержанным элементом 19, устанавливается в исходное состояние с(ет(нк 1 н запускается узел преобразовлння 25. Прп втором преобразовании сигнала с каждым переполнением счетчика 1 ме11яст свое состоя)(ие триггер 22. После окончания второго преобразования с выхода узла 25 поступает на схемы 16 и 17 импульс считывания. На эти же схемы поступает С13гнлл с триггера 21, через схему «И» 23 и cxciry «ИЛИ» 15 также с триггера 20. Taк как число разрядов с(етчиKов 1 и 2 выбрано одинаковым, то при U(lp) ) U(ti), где U(t ) значение входного сигнала в момент IicpI3oIfa:raëüíîãî преобразования; U(tl) — зна1сннс сигнала прп втором преобразовании, трнг-сры 20 и 21 находятся в одинаковых cocTî5liiil5fx. В BTîì случае при поступлении сигнала опроса с узла преобразования 25 npoIicxo;I!IT cn!)I!a,zcfiffc сигналов на схеме 16. Выхо,(ной снг1(лл с этой схемы поступает на входы схем «И;> G — 8, на другие входы которых, »aeTcI.û нулевые выходы триггеров счетчика 2. 11» выход В этом слу iac, когда U(t,) ) U(tp), счетчик 2 псрспо >Ii)ieтся на один раз оольше счет:(и; а 1, прн этом триггеры 20 и 21 находятся в ра: ных состояниях, и совпадение сигналов iip;1 o;rpocc:IJ)oIIcxoiiIT на схемс 17. Сигналом с выход» схcpii>i 17 добавляется в с)етчик 2 (, 11111! I il л ., > l i () с л (3 а д(> р ж к )1 э 1 с м (> н T 0 м 1 8 и р Оii. 130,11ггс5: c 3 11, II! !", входы которых заведены сднн н .! i hi< !!hi x(<:(ь; f! ) i! (Poll c !CT 1нк а 2. В л» 11>31(йн(с; рл()ота устройства осуществ, i >i (i !!, к 13 к O f!! i (1113 О в i!! I (., н а 1111 1 я С )r 0 Xr C I I T a 1)г(ро о IiJ)(обрл ов;)н;1я. Отличие лишь в том, т(:ip!i третьем преобразовании выходным, н(н;. !0>p с I(. г:1нкл 1,:)осле каждого:)ереполi c>iня, м(135:03 сi)o(cîcòîa!!añ триггер 21> и его 3ы .o !Iloll с (гili)л 1срс3 схему «И» 23 и схему ;1J,IJJJ» 1 );1031ст)у(т Iia входы схем 16 и 17. ,)1,151 слу)ля, когда (.> (11) U(tp), Ioñëc вто>о! о:11(обрл iolliilf f!5! в счетчике 2 находится I l (. I О С,(t,) -- V(/,) — (К вЂ” 1) 2" — 1С,(/,)+ 1), (2) t(— 1нсло переполнений счет:1икл 2 iipl1 втором:(срено iнсiзии; 475618 Сосгавнтель Э. Сенина Техред Т. Миронова Корректор А, Дзесова Редактор Е. Караулова Типография, пр. Сапунова, 2 Заказ 2498)6 Изд. ¹ 1591 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, 7К-35, Раушская наб, д. 4/5
