Устройство обнаружения ошибок

 

п11 475624

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 26.02.64 (21) 885621/26-24 с присоединением заявки № (32) Приоритет

Опубликовано 30.06.75. Бюллетень № 24

Дата опубликования описания 19.09.75 (51) М. Кл. G 06f 11/08

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.142.07 (088.8) (72) Авторы изобретения

В. Б. Мараховский, Г. И. Мендерская и E. А. Каневский

Математический институт им. В, А. Стеклова (71) Заявитель (54) УСТРОЙСТВО ОБНАРУЖЕНИЯ ОШИБОК В РАЗРЯДЕ

С ИЗБЫТОЧНЫМ КОДИРОВАНИЕМ

Известные устройства обнаружения ошибок в избыточных кодах основаны на выявлении ошибочных комбинаций.

Предлагаемое устройство предназначено для обнаружения ошибок в двоично-десятичном коде с избытком 3 в машине последовательного действия. Оно выполнено на пяти ферротранзисторных ячейках, четыре из которых образуют попарным объединением два устройства совпадения, а пятая ячейка используется как элемент памяти. Входы старших разрядов соединены с обмотками записи первой схемы совпадения. Вход первого разряда соединен с обмоткой записи пятой ячейки, а вход второго разряда — с обмоткой списывания пятой ячейки. Причем обмотка опроса размещена на всех, кроме первой, ячейках, а выходные обмотки устройств совпадения объединены.

На чертеже изображена принципиальная схема предлагаемого устройства.

Устройство контроля выполнено на пяти ферротранзисторных ячейках 1 — 5. Для обнаружения запрещенных комбинаций одного разряда четыре из них объединены в логическое устройство, состоящее из двух схем совпадения. Схемы совпадения образованы соответственно ячейками 1, 2 и 3, 4, а ячейка 5 используется как элемент памяти.

Известно, что числа в коде с избытком 3 кодируются следующим образом: 0 — 0011, 1 †01, 2 †01, 3 †01, 4 †01, 5 вЂ,1000, 6 1001, 7 †10, 8 †10 и 9 †11. Предлагаемое устройство обнаруживает все шесть неправильных кодовых комбинаций, т. е, 0000, 0001, 0010, 1101, 1110 и 1111.

Устройство работает следующим образом.

По первому такту на вход 6 подается тактовый импульс, устанавливающий ячейки 1 и

2 на «О», а остальные ячейки — на «1». Во втором такте на входы 7 и 8 поступают импульсы третьего и четвертого разрядов соответственно. Действие этих, а также и других управляющих импульсов показано на чертеже символами «О» и «1». В третьем такте на вход 9 приходит импульс первого (младшего) разряда, который записывает «1» на ячейке 5 и списывает информацию с первой схемы совпадения. По четвертому такту на вход 10 поступают импульсы второго разряда

20 и списывают информацию с ячейки 5. При этом выходной импульс с ячейки 5 поступает как импульс запрета на вторую схему совпадения. По такту 5 импульсом, поступающим на вход 11, списывается информация с ячеек

2, 3, 4 и 5. Возникающие при этом сигналы схем совпадения поступают на выход 12 и сигнализируют об ошибочной комбинации.

Первая схема совпадения обнаруживает первые три из описанных выше ошибочных комбинаций, а вторая — остальные три комбинации.

47б624

Предмет изобретения

Редактор А. Шлайн Техред Т. Миронова Корректор Т. Добровольская

Заказ 2261/5 Изд. № 1553 Тираж б79 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Устройство обнаружения ошибок в разряде с избыточным кодированием, выполненное по способу выявления ошибочных комбинаций, о т л и ч а ю щ е е с я тем, что, с целью обнаружения ошибочных комбинаций двоично-десятичного кода с избытком 3, оно выполнено на пяти ферротранзисторных ячейках, четыре из которых образуют попарным объединением два устройства совпадения, пятая используется как элемент памяти; входы старших разрядов соединены с обмотками записи первой схемы совпадения, вход первого разряда соединен с обмоткой записи пятой ячейки, вход второго разряда соединен с обмоткой списывания пятой ячейки, причем обмотка опроса размещена на всех, кроме первой, ячейках, а выходные обмотки устройств совпадения объе10 динены,

Устройство обнаружения ошибок Устройство обнаружения ошибок 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах для контроля достоверности выполнения арифметических операций

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерных системах

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации
Наверх