Двоичный счетчик импульсов

 

0 П И С А Н И Е ш) 476685

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалнстическнл

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 23.05.73 (21) 1923769/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 05.07.75. Бюллетень № 25

Дата опубликования описания 17.11.75 (5I) М. Кл. Н 031с 21/34

Государственный комитет

Совета Министров СССР по делам иэобретений и открытий (53) УДК 621.374.32 (088.8) (72) Авторы изобретения

Л, Ф. Сенников и Ю. Ш. Кушнер (71) Заявитель

1Д ы1 (54) ДВОИЧНЫЙ СЧЕТЧИК ИМПУЛЬСОВ

Изобретение относится к радиотехнике и электронным схемам общего назначения.

Известны двоичные счетчики импульсов, содержащие в каждом разряде счетный триггер, выходы которого через дифференцирующие цепи и схему ИЛИ соединены с первым входом схемы неравнозначности, второй вход которой через элемент задержки подключен к счетному входу триггера, а выходы схем неравнозначности всех разрядов соединены через схему ИЛИ со счетным входом контрольного триггера.

Недостатком этих счетчиков является ненадежность, так как они перестают работать даже при одиночных неисправностях входящих в их состав элементов.

С целью обеспечения работы двоичного счетчика при одиночных неисправностях, каждый разряд дополнительно содержит двухвходовую схему И, вторую схему неравнозначности и второй элемент задержки. Первый вход схемы И соединен с выходом контрольного триггера, а второй вход через второй элемент задержки соединен с выходом первой схемы неравнозначности. Первый вход второй схемы неравнозначности соединен с выходом схемы И, а второй вход этой схемы подключен к единичному выходу триггера своего разряда. Выход второй схемы неравнозначности соединен со счетным входом триггера соседнего старшего разряда.

На чертеже приведена схема предложенного двухразрядного двоичного счетчика импульсов.

Двоичный счетчик импульсов содержит в каждом разряде триггер 1 со счетным входом, дифференцирующие цепи 2, схему ИЛИ 3, схему неравнозначности 4, элементы задерж10 ки 5 и 6, двухвходовую схему И 7, схему неравнозначности 8 и общие для всех разрядов схему ИЛИ 9 и контрольный триггер 10.

Счетчик работает следующим образом.

При появлении сигнала на счетном входе триггера 1 исправного разряда триггер переключается, на выходе одной из дифференцирующих цепей 2 появляется импульс, поступающий через схему ИЛИ 3 на первый вход схемы неравнозначности 4. Одновременно на

20 второй вход этой схемы через элемент задержки 5 поступает входной сигнал триггера 1. При наличии двух сигналов на входах схемы неравнозначности 4 сигнал на ее выходе отсутствует. Следовательно, отсутствуют

25 сигналы на выходах элемента задержки 6, схемы И 7 и на первом входе схемы неравнозначности 8. При этом условии выходной сигнал схемы неравнозначности 8 совпадает с сигналом на единичном выходе исправного

30 триггера 1.

4761 Ч 5

Состояние неисправного триггера при поступлении на его вход импульсов переноса с предыдущего разряда не изменяется, что приводит к отсутствию сигнала на входе схемы неравнозначности 4, связанном с выходом схемы ИЛИ 3. Поэтому после возникновения неисправности входные импульсы неисправного триггера через элемент задержки 5 и схему неравнозначности 4 начинают поступать через элемент задержки б на первый вход схемы И 7, а через схему ИЛИ 9 — на счетный вход контрольного триггера 10, который перед началом работы счетчика устанавливается в нулевое состояние.

При переходе триггера 10 в единичное состояние появляется сигнал на выходе схемы

И 7 и на связанном с ним первом входе схемы неравнозначности 8. При этом схема неравнозначности 8 осуществляет инвертирование сигнала, поступающего на ее второй вход с единичного выхода триггера 1.

Если триггер 10 находится в нулевом состоянии, то сигнал на выходе схемы И 7 отсутствует, и выходной сигнал схемы неравнозначности 8 совпадает с сигналом на единичном выходе триггера 1.

Таким образом, при поступлении на вход неисправного триггера нечетного числа импульсов выходной сигнал разряда противоположен сигналу на единичном выходе триггера 1, а при четном числе импульсов — совпадает с этим сигналом.

При этом нормальная работа двоичного счетчика не нарушается. Элементы задержки

5 и 6 служат для синхронизации работы остальных узлов счетчика. г

Предмет изобретения

Двоичный счетчик импульсов, содержащий в каждом разряде счетный триггер, выходы которого через дифференцирующие цепи н схему ИЛИ соединены с первым входом схемы пер авнозначности, второй вход которой через элемент задержки подключен к счетному входу триггера, выходы схем неравнозначности всех разрядов соединены через схему ИЛИ со счетным входом контрольного триггера, отличающийся тем, что, с целью сохранения работоспособности при одиночных неисправностях, каждый разряд дополнительно содержит двухвходовую схему И, вторую схему неравнозначности и второй элемент задержки, первый вход схемы И соединен с выходом контрольного триггера, а второй вход соединен через второй элемент задержки с выходом первой схемы неравнозначности, первый вход второй схемы неравнозначности соединен с выходом схемы И, а второй вход второй схемы неравнозначности подключен к единичному выходу триггера зо своего разряда, а выход второй схемы неравнозначности соединен со счетным входом триггера соседнего старшего разряда.

476635 б

Редактор Т. Орловская

Корректор T. Гревцова

Заказ 2694/14 Изд. ¹ 882 Тираж 902 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий

Москва, Ж-35, Раушская наб., д. 4j5

Тппогра<рпя, пр. Сапунова, 2

) ! !

Р ч

Составитель Т. Богдалова

Техред Л. Казачкова