Арифметическое устройство
Гliil 4
СОюз С 666тен и 3!
Социат!И1;ти", ееких
P 6-.;-;, .,66 !: (б1) Зависимое от авт. свидете bcTB;I (22) Заявлено 09.11.71 (21) 17! 1782 18-24 (51) Ч. Кл, G 06f 7 385 с присоединением заявки № (32) Приоритет
Опубликовано 15.08.75. Б!Оллетен! ¹ 30
Дата опубликования описания 8.10.75
Гос/дарстве!3663й комитет
Совета Миниетров СССР по дет!а63 изебретений и открыт;!й (53) УДК 681,325.57 (088.8) (72) Авторы изобретения
В. Ф, Ковалев и Р. В. Гнитько
i,71) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО
Изобретение относится к вычислительнои технике и может оыть использовано для реализации вычислительных машин и средств автоматики на динамических элементах.
Известны арифметические устроиства, содержащие одноразрядные комбинационные сумматоры, ячеики переноса, сдвиг2ioiii!"е рсгистры, количество и разрядность ко30ры:, равна числу фаз синхронизации, и схему синхронизации, причем выходы переноса c xiматоров соединены с первыми входа»и соо1ветствующих ячеек переноса, выход перво» ячейки переноса соединен с одним из вx0;io« второго сумматора.
1-!едостаток известных устройств заключается в тОМ, что коли !ество одноразрядilbix сумматоров равно числу фаз устроиства синхронизации.
Целью настоящего изобретения является уменьшение количества оборудования путем уменьшения количества одноразрядных су»маторов.
С этой целью в устроиство введены ко»мутаторы, причем входы первого коммутатора соединены с выходами нечетных регистров, а входы второго коммутатора соединены с выходами четных регистров, выходы коммутаторов соединены с другими входами соответственно первого и второго сумматоров, выходы суммы которых соединены со входами соответстье!шо нечетных и чеTllblx рс! истро13, при этО» выxоды нBчеTilыx фаз схемы синх!30ни— зации сое;шнены со вторым входом псрьой я сйки переноса, 2 выхо.!ы четных фаз схе5 мы с:!нхро!1изацш1 соединены со зторым «х0дом вт.орои ячеики переHocd, выход которои с00. инен с одlll! i из «кодо«перво!о c) :31ì2T0pa.
С ема арифметическог0 3стройсгва при !еде-!
0 на»а чертеже., 3 стройство состоит из одноразрядных ком013иыц !0HHbix ст .31i»2Topo« 1, 2, !3ыхс3ды !сре11ос2 кОтOpbix соединены со x0;i,2:iiII 13чсек пе13еиоса 31 4.
Выходы cxc lb! синхРонизации 5 (51, 56, ..., 5 JL) заве,.ень; cÎ с;вш ом иа одну фазу и сдвш ающие ре!.истры 6, 7, h, 9, приче» коли,ество и разрядно.ть регис3ров равны шслу фаз синхронизации. )xpOxlc Toi 0, нече 1!bic
20 фазы схемы синхрош;зации (5,, 56, ... 5„. i) зdведсиы на соответсiвуloщиi! 13ход !! !Сйки !!ере»оса 3, а четные фазы (5., 53, ...,3 „) — — иа вход >I Ii lid« !!ереноса 4. Ыь!хо,ibl нечетных рсгистров соедш1ены со входами коммутатора
25 10, 2 Ho .THbix — со i3xoJ2:31!I комн!утато!32 1 1; выходы коммутаторов 10, 11 соединены ci) входа3ш1 сумма !оров 1, 2 соответственно.
Ьход»1 12, 13 53«15110Tc« Bxo i Ili уcTpolicT«2, а выходы 14, 15 коммутаторов — выход ui»
30 устро! Ств!!.,3
> ;)ЛГ>« !.
Лои(рх!ети Геско; л с !.< -„.:0 дующим ооразом. !!осле подач; Па:(х» ы ." г
Гас Ii>ix ((I и (>;, 1. с I!:)!! х !
О! Происходит анись часть регистр!! 6 !i I;(.::(.«0 1: 0,.((;ь.!,.<1. р«
РЯД Б 11ЧЕИК > >. >0(.! .ОЛЬК> и >С(11.« оез задер>кк:I, после I;0;I,«ги к:l .:х(,;I;! тора 2 слагаемых а; !!;;>:: пульса синхроииз-11;пи 0> .i >i!0, и <,..1 ка и лапись:!Па -!сиий (.", I,! ы 1; !« Г .," с:!
7 и перенос и (ячейку !. !:: р! х(1,«»! с,!с, !(; и:.Ix нечетных {чети! !х! р,<1:ря::„ : с,! J запись зазря,;;!и су>ммы н .р<л 1:(«(:(1 р. стра 8 !9) Icp(> те кс сх --1,! ., 2> П j> С;! л1 С т,! 3 0 (! . 1 С И я Арифметическое ", стройс(ио; о,.; !Кк; ОДНОР азРНДПЬ1С К<0:,1 0 И И а И:1(, И l!1;;. < . .,: <1, ячейки исреио«а, с1!>(и «ю !Гис; . I!. !"! i. II j (!i(<> !.! I 0
)>) I « ;> 1 «>(li Ь > ! < !: .; ; <(! < 0 1 > 1 > Х С, i 1 «, ОС .Iii С.i .>. С(1 i! .J -iË1 1;IЕР1!()I ° 1 .;« I 0 Ь,!! 0 i!(""< Г11С !1!С. Is- IX0:,i . < !0! !,I<0 < С Г !,! >!(- 1>Ь ; (<1 10т ><13,;!»1! . ::>(! !» 1 . 1: Х« Ã. : 1><Х (: «
<1i Ч . <," 0,; ! (, («" 1! Я >! II I(;.:1 »:, i 0" а, (> Ь1 .:. > >0: . (»i;(<С Illi(X!," 0 . И <1 : .:! 1:,0 i(!i! !1(<Р !1(>1, < >,1! Г > 
